Миландр

Добрый день! В качестве указания, на то, что вывод PC0 относится к группе выводов, отвечающих за внешнюю шину, я воспринял вот эту единичку:



Поскольку выводы, управляемые компаратором в Примечаниях обозначены цифрой 7, эта часть таблицы должна выглядеть наверное так:



Спасибо.

Добрый день!
В документации у DSP ядра упоминается регистр ETDR (адрес 0x003F адресного пространства DSP) Для чего он? Описания нет.

Здравствуйте!

ETDR (Emulator Test Debug Register) – регистр для взаимодействия DSP ядра микросхемы с JTAG-эмулятором ... Мы уберем упоминание регистра ETDR из спецификации в ближайшее время.

Да, в МК 1901ВЦ1Т внешняя системная шина всегда имеет разрядность шины данных 32 бита, выравнивание LOW8 для работы с 8-разрядной шиной данных, как в МК 1986ВЕ1Т, не предусмотрено. Если Вам необходимо работать с 8-разрядной микросхемой памяти, то Вы можете подключить адресную шину МК к шине адреса микросхемы памяти со смещение на 2, т.е. А2 (МК) -> А0 (микросхема памяти), А3 (МК) -> А1 (микросхема памяти) и т.д. Таким образом словные обращения (адреса 0x..00, 0x..04, 0x..08 и т.д.) МК будут адресованы во все ячейки микросхемы памяти (0x..00, 0x..01, 0x..02 и т.д.) без пропусков, при этом данные будут записываться и считываться в младшем байте 32-разрядного слова.

Подскажите, пожалуйста, что будет если к внешней системной шине подключить одну 8-ми разрядную микросхему памяти и не делать смещение адресов, как писали выше, но при этом адреса менять на 4 байта? Корректно ли будет считываться/записываться байт данных?