Миландр

Ключевым подразделением нашей компании
является Центр Проектирования интегральных микросхем
Текущее время: 2021-авг-03 06:47

Часовой пояс: UTC+03:00




Начать новую тему  Ответить на тему  [ 305 сообщений ]  На страницу « 114 15 16 17 1821 »
Автор Сообщение
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-мар-13 00:08 
Не в сети

Зарегистрирован: 2018-сен-14 14:48
Сообщения: 19
Организация: НИИСМ
Vladislav_Marketing писал(а): *
Добавление возможности и интерфейса загрузки из памяти типа 5576РС1 будет способствовать
применению ИМС ПЛИС в ваших проектах? (или это не очень существенно, или будет решающим фактором?)
Для нас это будет решающим фактором. Радиационная стойкость нужна не всегда, а вот возможность обновления - всегда. Загрузка через JTAG - это всего лишь отладка. И в этом смысле даже наличие МК на той же плате не поможет (как-то не здорово программно симулировать JTAG на ножках плюс какой-то ваш протокол). При наличии SPI у М1 микроконтроллер помог бы лучше, но нормальная загрузка из внешней ПЗУ, конечно, ГОРАЗДО лучше. Считаю этот механизм необходимым элементом. Ну и прошивка этой внешней флэшки "через JTAG М1", реализованная каким-либо образом, тоже упростила бы жизнь.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-мар-31 13:19 
Не в сети

Зарегистрирован: 2014-сен-16 11:58
Сообщения: 124
Предлагаю программировать через UART :D
Программатор через FTDI FT2232H был бы огромной победой, так был бы UART + JTAG


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-май-07 10:09 
Не в сети

Зарегистрирован: 2020-май-07 10:03
Сообщения: 2
Организация: АО «МНИИ «Агат»
Здравствуйте! Планируется ли в будущем поддержка SystemVerilog?


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-май-07 11:39 
Не в сети

Зарегистрирован: 2014-сен-16 11:58
Сообщения: 124
qexiz писал(а): *
Здравствуйте! Планируется ли в будущем поддержка SystemVerilog?
Я как пользователь SV искренне недоумеваю - зачем он на ПЛИС небольшой емкости, даже большой? SV - это инструмент верификации и не более того, и он поддерживается в пакетах моделирования почти во всех частично или полностью. Вряд ли Yosis обзаведется поддержкой SV. Простого Verilog более чем достаточно


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-май-07 13:09 
Не в сети

Зарегистрирован: 2019-июн-06 09:14
Сообщения: 5
Организация: частное лицо
qexiz писал(а): *
Здравствуйте! Планируется ли в будущем поддержка SystemVerilog?
Вставлю свои пять копеек.
Если это сочтут за рекламу, то пусть потрут пост.
У создателя Yosys есть свой коммерческий продукт, в котором присутствует расширенный список языков.
Цитата:
Our Symbiotic EDA Suite contains a version of Yosys with all of the above features, plus
Industry-grade HDL front-ends for the following standards
Verilog 1995, 2000, 2005​
SystemVerilog 2005, 2009, 2012
VHDL 1987, 1993, 2000, 2008
Его можно в принципе использовать, если изменить команды загрузки файлов.

Только тут возникает конфликт интересов, создатель Yosys продает коммерческую версию и берет денежку за его поддержку.
Миландру выйдет в очень большие деньги закупить его по OEM лицензии и раздавать, т.к. создатель лишится прибыли.
И этим заниматься, вкладывать такие деньги, ИМХО, никто не будет, не увидев большой коммерческой пользы от такой затеи.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-май-14 21:24 
Не в сети

Зарегистрирован: 2020-май-07 10:03
Сообщения: 2
Организация: АО «МНИИ «Агат»
LinuxFanatic писал(а): *
qexiz писал(а): *
Здравствуйте! Планируется ли в будущем поддержка SystemVerilog?
Я как пользователь SV искренне недоумеваю - зачем он на ПЛИС небольшой емкости, даже большой? SV - это инструмент верификации и не более того, и он поддерживается в пакетах моделирования почти во всех частично или полностью. Вряд ли Yosis обзаведется поддержкой SV. Простого Verilog более чем достаточно
Это дело вкуса, наверное. И SV - это не столько инструмент верификации, сколько язык описания, несколько отличающийся от стандартного Verilog.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-01 19:51 
Не в сети
Аватара пользователя

Зарегистрирован: 2019-ноя-29 13:17
Сообщения: 18
Организация: Milandr
Откуда: Зеленоград
gvvrean писал(а): *
Tapochek писал(а): *
gvvrean писал(а): *
Как воспользоваться gtkwave в Milandr IDE ?
"Да откуда же ты взялся в палате царской? Ведь не было тебя."
насколько мне известно, то там нет gtkwave, хотя я могу ошибаться...
Имхо предполагается провести симуляцию с выходными .v и $sdf_annotate, мануальными практиками запускать gtkwave? но это не точно.
Спасибо. Т.е. графики с помощью OpenSTA ?
А, что скажет начальник транспортного цеха(разработчик)?
Комментарий нашего разработчика ПО:


На данный момент в составе среды разработки не присутствуют утилиты логического моделирования и просмотра ее результатов.
Среда подготавливает все необходимые данные для проведения конечной симуляции сторонними средствами.
OpenSTA подготавливает набор файлов с аннотацией задержками модуля верхнего уровня, эти файлы имеют расширение .sdf.
Суффис ss имеют файлы с наихудшими предполагаемыми условиями работы микросхемы,
tt – обычными условиями работы микросхемы,
ff – наилучшими условиями работы микросхемы.

Данные файлы подключаются в тестбенч-модуль командой $sdf_annotate с указанием инстанса, к которому привязывать данные.
При необходимости получения отдельного файла для просмотра получаемых waveform следует пользоваться командами $dumpfile и $dumpvars.
При симуляции следует подключать библиотечные верилог-файлы с описанием функционирования элементов ПЛИС.
Они находятся в каталоге, где была инсталлирована среда разработки:
model\common_primitives\M125_primitives.v
model\PLISM3\verilog\synth\powercells_bb.v
model\PLISM3\verilog\synth\jtagblock_bb.v
model\PLISM3\verilog\sim\M125_M3_core_cells_sdf30.v
model\PLISM3\verilog\sim\M125_M3_dBlocks_sdf30.v
model\PLISM3\verilog\sim\M125_M3_io_cells_sdf30.v

В случае логического моделирования списка цепей, получаемого после логического синтеза дополнительно нужно подключать файл:
model\PLISM3\verilog\synth\iocells_bb.v

Получающийся после моделирования файл можно открывать в любой программе просмотра waveform-диаграмм, в том числе, в GTKWave.



Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-02 10:39 
Не в сети
Аватара пользователя

Зарегистрирован: 2019-ноя-29 13:17
Сообщения: 18
Организация: Milandr
Откуда: Зеленоград
qexiz писал(а): *
Здравствуйте! Планируется ли в будущем поддержка SystemVerilog?
В данный момент только Verilog.
Будем благодарны, если выскажитесь /за/ и /против/, и о необходимости (актуальности, насущности) добавления VHDL, SystemVerilog.
Если входящий поток пожеланий (требований) будет, и мы поймём что это важная составляющая в успехе многих проектов,
то будем добавлять.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-02 18:54 
Не в сети
Аватара пользователя

Зарегистрирован: 2011-окт-19 17:25
Сообщения: 555
Откуда: г. Владимир ОАО "ВКБР"
Vladislav_Marketing писал(а): *
В данный момент только Verilog.
Будем благодарны, если выскажитесь /за/ и /против/, и о необходимости (актуальности, насущности) добавления VHDL, SystemVerilog.
Если входящий поток пожеланий (требований) будет, и мы поймём что это важная составляющая в успехе многих проектов,
то будем добавлять.
Про SV не в курсе, но VHDL и Verilog используются в мире примерно 50/50. И вот представляете, например я в основном использую VHDL - мне что, все свои наработки на Verilog переписывать? А зачем и ради чего?

_________________
"В радиотехнике, как в церкви - многое не понятно, но приходится верить"
ВлГУ. к.т.н Садовский Н.В


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-04 11:44 
Не в сети

Зарегистрирован: 2016-мар-23 23:10
Сообщения: 11
Организация: АО "МНИИ "Агат"
Vladislav_Marketing писал(а): *
В данный момент только Verilog.
Будем благодарны, если выскажитесь /за/ и /против/, и о необходимости (актуальности, насущности) добавления VHDL, SystemVerilog.
Если входящий поток пожеланий (требований) будет, и мы поймём что это важная составляющая в успехе многих проектов,
то будем добавлять.
Я за поддержку SystemVerilog, хотя бы частичную (в части языка описания). Ибо у меня практически все наработки написаны на SystemVerilog, с Verilog/VHDL никогда не работал. Переписать на Verilog конечно не очень сложно, языки почти идентичные, но когда этого "не сложно" очень много - это занимает много времени.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-10 07:31 
Не в сети

Зарегистрирован: 2009-ноя-19 13:19
Сообщения: 114
Vladislav_Marketing писал(а): *
В данный момент только Verilog.
Будем благодарны, если выскажитесь /за/ и /против/, и о необходимости (актуальности, насущности) добавления VHDL, SystemVerilog.
Если входящий поток пожеланий (требований) будет, и мы поймём что это важная составляющая в успехе многих проектов,
то будем добавлять.
Поддержка VHDL и SystemVerilog конечно крайне желательна. Оба этих языка распространены, у многих есть проекты, которые можно было бы перенести на ваши микросхемы, но для этого требуется их полностью переписать . Вот у меня нет ни одного проекта на чистом верилоге. VHDL думаю даже важнее. Поскольку основной конкурент 5576 программируется квартусом, в котором есть vhdl и verilog, но нет systemverilog (для семейства flex). Думаю многие имеющие проекты под 5576 захотят попробовать ваши микросхемы.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-23 11:58 
Не в сети

Зарегистрирован: 2014-авг-25 10:34
Сообщения: 24
selax писал(а): *
Я за поддержку SystemVerilog, хотя бы частичную (в части языка описания). Ибо у меня практически все наработки написаны на SystemVerilog, с Verilog/VHDL никогда не работал. Переписать на Verilog конечно не очень сложно, языки почти идентичные, но когда этого "не сложно" очень много - это занимает много времени.
Чего там на SV расписывать ? Речь идёт о сравнительно маленькой ПЛИС .


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-23 12:13 
Не в сети

Зарегистрирован: 2009-ноя-19 13:19
Сообщения: 114
lmx2315 писал(а): *
Чего там на SV расписывать ? Речь идёт о сравнительно маленькой ПЛИС .
Ну мы же верим что они будут расти :)


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июн-26 01:20 
Не в сети

Зарегистрирован: 2016-мар-23 23:10
Сообщения: 11
Организация: АО "МНИИ "Агат"
lmx2315 писал(а): *
selax писал(а): *
Я за поддержку SystemVerilog, хотя бы частичную (в части языка описания). Ибо у меня практически все наработки написаны на SystemVerilog, с Verilog/VHDL никогда не работал. Переписать на Verilog конечно не очень сложно, языки почти идентичные, но когда этого "не сложно" очень много - это занимает много времени.
Чего там на SV расписывать ? Речь идёт о сравнительно маленькой ПЛИС .
К сведению. SV не вводит никаких ограничений по "расписыванию" в том числе и "сравнительно маленьких ПЛИС".


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-июл-15 12:00 
Не в сети

Зарегистрирован: 2014-сен-16 11:58
Сообщения: 124
Vladislav_Marketing писал(а): *
В данный момент только Verilog.
Будем благодарны, если выскажитесь /за/ и /против/, и о необходимости (актуальности, насущности) добавления VHDL, SystemVerilog
Лично я абсолютно уверен что просто Verilog будет более чем предостаточно, для маленькой ПЛИС проекты будут с нуля на хорошем Verilog. Пожалуйста, просто сделайте её эту ПЛИС, оставьте SV и VHDL на самое последнее место.

А вот что надо - прошивка ПЛИС через UART, так же как это сделано для некоторых (если не всех, не знаю) МК Миландр. Да, JTAG пусть будет, дополнительно, но просто прошить через UART это будет настолько важно и полезно, что сложно переоценить.


Вернуться к началу
Показать сообщения за:  Поле сортировки  
Начать новую тему  Ответить на тему  [ 305 сообщений ]  На страницу « 114 15 16 17 1821 »

Часовой пояс: UTC+03:00


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 0 гостей


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Перейти: 

Создано на основе phpBB® Forum Software © phpBB Limited
Русская поддержка phpBB