Миландр

Окончание ОКР май-июнь 2014 года.
Демоплаты готовы, можно заказывать, образцы есть.

Потребление максим 600 мА /чип и есть возможность подать свои 1,8 В?
Можно прицепиться к ВЕ1 через MII и получить 4 порта аж по 100 МБит?
Стойкость соответствует ВЕ1? Техпроцесс? =)

_________________
сочувствующий…

Да, 600 мА на чип
Да, можно подать 1,8В из-вне. Но есть и внутренний регулятор.
Да, можно подключить к ВЕ1 через MII.
Стойкость должна соответствовать ВЕ1, но испытания в процессе.

Имеется возможность получения какой либо информации о таблице МАС адресов? Например считывать ee, загружать свою таблицу?

_________________
"В действительности все совершенно иначе, чем на самом деле" Антуан де Сент Экзюпери

В настоящее время возможность доступа к таблице адресов не реализована.
Последовательный порт позволять осуществить только отладку ИС.

SVG, спасибо. А в этом направлении что либо планируется делать? Или такая функциональность не очень востребована?

_________________
"В действительности все совершенно иначе, чем на самом деле" Антуан де Сент Экзюпери

Огромное спасибо "Миландру"! После выхода ВЕ1 очень надеялись на появление 100-мегабитного коммутатора.

Скажите пожалуйста, выходит, что ВВ3Т можно использовать как любой другой рядовой PHY?

Если можно, приложите к верхнему посту файлы платы.

Заранее спасибо!

1. В спецификации, в Таблице 1 "Описание выводов микросхемы" не очень понятно описаны контакты питания цифровой части UCC и DUCC. Выходит, что на один вывод микросхемы разварены сразу два вывода кристалла?

2. Также не описано, что вешать на вывод EXRES1 и как поступить с TESTBUSA. Также, контакт CM на каждом PHY обозначен как тестовый, хотя на Рис. 2 "Схема подключения к линии" он используется как средняя точка для трансформатора приёмника. Номиналы элементов на рисунке тоже не проставлены.

3. Выводы индикации LINK1...LINK4 имеют активный низкий уровень? Функция каждого из LINK-ов настраивается индивидуально?

4. Кроме этого, в спецификации не описана схема подключения кварца.

5. Как корректно терминировать выводы PHY незадействованных каналов?

В общем, ждём файлов платы (с перечнем элементов), тогда большинство вопросов отпадут сами собой.

[/quote] Мы рассматриваем возможность реализации доступа к таблице адресов.
Интерес к этой функции есть.
Кстати, если есть еще какие пожелания по функционалу, просим высказаться.
Можно попробовать через порт расширения MII. Если Вас не смущает задержка в один пакет при передаче/приеме и инверсное управление (TXD на RXD, TXEN на RXDV и т.д.).
А есть интерес к отдельной микросхеме PHY?
1. Да, на один вывод микросхемы разваривается на два вывода кристалла. На работу МС это не влияет.
2. EXRES1 - 12,4 КОм. TESTBUSA - в воздухе. Вывод тестовый.
3. Назначение выводов LINK 1 .. LINK 4 описано в табл. 14. На биты [3:0] регистра CONTROL внимания обращать не стоит. Эта функция реализована для целей тестирования и отладки микросхемы.
4. Схему подключения генераторов/резонаторов можно посмотреть на схеме нашей платы.
ЗАМЕЧАНИЕ: ОДНОВРЕМЕННО РЕЗОНАТОР И ГЕНЕРАТОР ЗАПАЯНЫ БЫТЬ НЕ ДОЛЖНЫ, ИНАЧЕ НИЧЕГО РАБОТАТЬ НЕ БУДЕТ!
5. Для неиспользуемых выводов PHY рекомендуется повторить схему подключения без трансформаторов.
PS: Схема демо-платы во вложении.

Конечно есть!)
И причём желательно, чтобы как у ENC624J600, была возможность работать по принципу Ethernet/SPI.

То есть не просто PHY, а микросхема, которая бы позволяла любому МК, любому изделию с МК, обзавестись Ethernet-интерфейсом, чтобы любое уже существующее изделие можно было доработать и получить значительно больше возможностей.

А если ещё и в пластике выпустите, то тогда можно ставить в любой отладочный комплект, к любому микроконтроллеру, совершенно любому МК.

Да, можно для этих целей использовать авиационник в пластике, но ведь речь идёт о модернизации существующего парка с минимальными затратами на разработку ПО. Ну а кроме того, вот есть например такие процессоры как MCp042P200102-LQ 256 M, у которых с PHY ну прям совсем беда. А ведь они и с 5ой приёмкой есть. Ну и ставить такой МегаПроцессор и к нему ещё авиационник, нууууууу, можно конечно, но это уже как-то масло-маслянное(процессор на процессор) получается что-ли...

P.S. Вообще конечно, можно наверное сделать какую-нить микросхему-мультипорт, чтобы и Ethernet и SPI и UART и USB и в тоже время MII был, но это я так

_________________
"В радиотехнике, как в церкви - многое не понятно, но приходится верить"
ВлГУ. к.т.н Садовский Н.В

SVG: Спасибо за ответы, схема всё прояснила.
Т.е. для того чтобы послать один пакет, нужно будет досылать второй, чтобы он "вытолкнул" наружу первый?
Конечно же!
Сейчас к ряду процессоров (тот же "Элвис", например) со встроенным PHY можно прицепить только импорт. PHY+MAC на 100 Мбит/с тоже нет. Придётся сейчас в новую плату, в самом деле, ставить ВЕ1, - никуда не дется.

Чтобы не раздувать номенклатуру, думаю, хорошо было бы сделать одну микросхему MAC+PHY вроде 5600ВГ1У на 100 Мбит, но в LCC и с возможностью использовать его как PHY. Это покрыло бы все мыслимые и немыслимые потребности большинства разработчиков в Ethernet-е. Ну, возможно, действительно добавить SPI, как указывает НЕМАН.

Очень ждём вашу "Тигро-Акулу", хотим сделать на ней многопроцессорную DSP-мясорубку (сейчас она у нас на "Элвисе"), но Ethernet-то туда иначе чем через ВЕ1 не завести.
Сделать Ethernet-адаптер для разных локальных шин тоже не на чем. В ВГ1У наши задачи, увы, не влезают.

он прямо в LQFP с 5й приёмкой и космического применения? (это уже девятая должна быть?)

1986ВЕ1 и есть тот самый мультипорт. или как MAC+PHY, только крупноват и без SPI, это действительно жаль.

_________________
сочувствующий…

Пока с 5-ой приёмкой (9ая вроде для космоса, как раз, но врать не буду, поскольку не возникало необходимости), лишь их первый процессор, производится вроде на ВЗПП-С, во всяком случае несколько месяцев назад у них на сайте объявление было.

Но вообще, если полазите по перечню МОП-2013, то найдёте микросхемы, с 5-ой приёмкой, но в корпусах LQFP.

Кстати и отечественная К1879ХБ1Я от НТЦ "Модуль", тоже без Ethernet-PHY, ну и вообще, я лично не видел, что кто-то кроме Миландра ещё смог разработать PHY-блок.

_________________
"В радиотехнике, как в церкви - многое не понятно, но приходится верить"
ВлГУ. к.т.н Садовский Н.В

Спасибо! Увидел в документации ВЕ1 режим Stand Alone, который как раз предоставляет доступ к MAC и "Манчестеру" напрямую через внешнюю шину в обход процессора. То, что нужно, буду изучать.

Вопрос - расширить количество портов можно только до 8ми?
То есть никак не получится соединить несколько микросхем? Или проще сделать два концентратора по 8 и соединить их по ЛВС ?

Просто в таком случае можно было бы сделать кросс-плату в которую можно было бы вставлять "кассеты" с платами на 4 порта.

_________________
"В радиотехнике, как в церкви - многое не понятно, но приходится верить"
ВлГУ. к.т.н Садовский Н.В