Миландр
https://forum.milandr.ru/

ЦАП 5101НА015 – использование 4-х байт во входных данных?
https://forum.milandr.ru/viewtopic.php?f=57&t=3949
Страница 1 из 1

Автор:  Sheppard [ 2018-дек-09 21:36 ]
Заголовок сообщения:  ЦАП 5101НА015 – использование 4-х байт во входных данных?

Приветствую всех!
Согласно техническому описанию, микросхема требует записи 3-х байт входных данных для осуществления преобразования "КОД - НАПРЯЖЕНИЕ".
Буфер FIFO порта SPI процессора, который планируется к совместному использованию с этим ЦАП, имеет 16 разрядов, что не согласуется с требуемым форматом передачи данных.
Появилась мысль посылать на ЦАП 4 байта: первый - не важно с каким содержимым (пусть нулевым), следующие три - те, какие требуются для преобразования (управление/данные).
Поскольку практически попробовать пока не на чем, вопрос к разработчикам микросхемы или к тем, кто уже работал с ней: проигнорируется ли первый "лишний" байт и будет ли микросхема в данной ситуации работать корректно?
Заранее спасибо.

P.S. Формировать посылку из трех отдельных 8-битных передач с ручным SYNK, как предлагалось в соседней ветке, крайне не хотелось бы.

Автор:  Vasiliy [ 2018-дек-12 10:01 ]
Заголовок сообщения:  Re: ЦАП 5101НА015 – использование 4-х байт во входных данных

Sheppard писал(а):
Согласно техническому описанию, микросхема требует записи 3-х байт входных данных для осуществления преобразования "КОД - НАПРЯЖЕНИЕ".
Полагаю ответ содержится в вопросе.
Три байта должны обрамляться фреймовым сигналом SYNC, (спецификация, рис 3 Временная диаграмма SPI интерфейса). В штатном SSP под 16-бит это не получится. В случае 1901ВЦ1 можно использовать McBSP (4-32 бита).

Страница 1 из 1 Часовой пояс: UTC+03:00
Powered by phpBB® Forum Software © phpBB Limited
https://www.phpbb.com/