Миландр

Как там дела с новой отладочной платой? Есть какие-то продвижения? Не зарубили эту светлую мысль на корню?

_________________
"В радиотехнике, как в церкви - многое не понятно, но приходится верить"
ВлГУ. к.т.н Садовский Н.В

Отладочная плата обязательно будет, вместе с платой считывания данных с АЦП и программой отображения. Сейчас ищем сотрудника для отдела разработки электронных модулей, который бы взял на себя эту работу. Прошлую плату (которая выложена на форуме) разрабатывал один из разработчиков АЦП для оперативного измерения полученных микросхем.
Плата вопрос времени.

Скажите, пожалуйста, можно ли всё-таки подключать вход АЦП как у аналога (AD9233) не только по схеме с двумя балунами, но и по-старинке, с трансформатором 1:1 с отводом от вторички:
Также хотелось бы уточнить, есть ли возможность подавать тактовый сигнал через такой же трансформатор (опять-таки, как у AD9233 и в макетной плате):
И, главное, возможность использования в такой схеме коэффициента 2:1, чтобы можно было работать с генератором частоты для 3,3 В.

Как я понимаю, трансформаторов/балунов, пригодных для этой задачи родная промышленность не выпускает?
Может, Миландру стоит обратиться с предложением разработать их в НПО "Импульс" (которые, как я помню, делали для вас трансформаторы Ethernet) или "Мстатор", например. Там же делов - ферритовый сердечиник в виде колечка или бинокля и несколько витков сдвоенного провода. Хотя бы в бескорпусном исполнении. Думаю, что они без проблем покроют затраты на разработку и испытания такой ерунды из собственных средств.

Ну и генератор на 1,8 В можно предложить разработать тому же Лит-Фонону, Мориону и т.д.

Если нужно, можем организовать официальные письма в их адрес с клятвенными заверениями в острой необходимости.

Заранее спасибо!

Насколько я понимаю, правильной схемой включения считается та что приведена в ТУ, та на которой проходят измерения перед поставкой. Сейчас эта схема - балунная, с технической точки зрения (не считая несимметрии на высоких частотах) я не вижу проблем в простой трансформаторной схеме, с параметрами R и C из спецификации.

По поводу тактового сигнала: для 5101НВ015, для получения желаемых характеристик нужен достаточно крутой фронт, для этого желательно подавать синус большой амплитуды и делать фронт резче с помощью диодов Шотки (схема в спецификации немного отличается от ADшной).Подача несимметричного 1,8В КМОП сигнала с хорошим фронтом на один из входов не должна приводить к ухудшению С/Ш. Схема будет функционировать и при небольшом синусе, по моему более 400мВ дифф. размаха, однако С/Ш может деградировать на 1-3 дБ для высокочастотных входных сигналов из-за увеличения джитера внутренней схемы тактирования.

Александр, большое спасибо за оперативный ответ.

Меня бы устраивала балунная схема, однако у нас другие требования к входному сигналу — плата должна принять ±1,5...2 В (3...4 В п-п), поэтому хотелось бы поставить понижающий трансформатор. Фазовый дисбаланс не так сильно беспокоит, т.к. входной сигнал на видеочастоте.

Спасибо за разъяснения по тактовому сигналу; здесь интересует именно работа от 3,3-вольтового генератора, т.к. 1,8-вольтовых у нас не делают даже с приёмкой "1", насколько я знаю. Отсюда и вопрос с понижающим трансформатором. Также, в спецификации АЦП не указана толерантность входов CLK+ и CLK-, например, у того же AD9233 можно подавать прямо КМОП 3.3 В:
В общем, очень бы хотелось бы услышать рекомендации по тактированию на отечественной ЭБ.

Заранее спасибо!

P.S. Если вдруг кто-нибудь видел/слышал про отечественные драйверы тактового сигнала 1-в-2 или 1-в-4 на 3,3 В буду очень признателен за наводку.

Входы тактового сигнала разрабатывались с учетом возможности подачи тактового сигнала уровнем 3,3В. На данный момент (в текущем варианте), из-за небольшой ошибки на входы тактового сигнала напрямую подавать 3,3В тактовый сигнал нежелательно. Хотя в принципе схему AD можно использовать с увеличенным резистором ~200-300 Ом. В дальнейшем эта проблема будет решена и будет возможность "легально" подавать 3,3В КМОП.

По поводу отечественной элементной базы как для тактового, так и для входного сигнала, к сожалению, пока ничего не могу сказать. Может быть, когда найдем инженера по применению, этот вопрос будет прорабатываться более активно.

Здравствуйте!
Немножко вопросов, если можно.
1) В самой первой версии описания, ADC12_app_note01.doc, было сказано: "Работа АЦП в режиме LVDS выхода в настоящее время еще не тестировалась и не гарантируется". В более поздних версиях описания такого нет. Скажите, пожалуйста, сейчас уже можно спокойно использовать LVDS выходы, или же ещё есть какие-то ограничения?
2) Можно ли подавать сигнал на аналоговые входы не с трансформатора, а с выходов дифференциального усилителя, как в описании аналога на рис. 37, или есть какие-то ограничения?
3) Можно ли для тактирования АЦП использовать LVDS передатчик, например, ваш 5559ИН19?
4) Есть ли какие-нибудь рекомендации по разделению источников питания?
Заранее признателен.

_________________
Дмитрий Иоффе, Советский Союз

Здравствуйте,

1) Режим LVDS протестирован и работает. В 5101НВ015, на данный момент, не реализовано программирование задержки сигнала CLK относительно сигнала данных, поэтому подгонять синхронизацию (задержку CLK) придется во внешней схеме (ПЛИС). Сейчас такая возможность есть в 5101НВ025 и, в дальнейшем, будет введена в НВ015 (пока новый вариант планируется на конец 2014 начало 2015).
2) Да можно. Если вам нужно работать с сигналами низкой частоты или постоянного тока (т.е. вы не можете использовать разделительные емкости), при выборе усилителя учитывайте, что вам нужно будет использовать синфазное напряжение 0,7В с выхода cmin.Не все дифф. усилители могут работать с таким низким Vcm.
3)Вроде как, если установить разделительные емкости, использовать можно. Однако, пока точно не могу ответить на этот вопрос, так как ИН19 не проектировался и , пока, не проверялся для данной цели. Этот вопрос уже поднимался, пока кажущееся ограничение - возможно высокий джиттер ИН19. Я подниму вопрос об измерении джиттера. Как будут готовы данные выложу их в этой ветке.
4) Пока я бы предложил придерживаться стратегии демо-платы. Принципы все те же, что и в AD. Могу добавить, что очень важно держать низкоиндуктивные пути токов для vddo и gndo . Напомню, что будет еще 52 выводной корпус с exposed pad.

Большое спасибо.
Скажите, пожалуйста, за разделительными емкостями нужно организовать какие-то смещения для тактовых входов? Если нужно, то как лучше это сделать?

_________________
Дмитрий Иоффе, Советский Союз

Смещение тактовых входов организовано внутри схемы, поэтому, в отличие от входного сигнала, организовывать смещение снаружи нельзя.

Дмитрий, Вы хотите применить какой-то отечественный диф. усилитель (такой существует ?) или импорт?

На транзисторах изваяю. Есть разные сборки в перечне МОП, не выбирал ещё. Думаю, что получится не очень развесисто, мне по условиям задачи не нужна высокая точность по постоянному току.

_________________
Дмитрий Иоффе, Советский Союз

Александр, спасибо!

Т.е. можно использовать схему на Figure 50 из моего поста, но номинал последовательного резистора между источником сигнала и входом CLK+ сделать 200...300 ом?
Понятно. Если не затруднит, отпишитесь здесь по итогам выбора.

Да, мы думаем что можно. Сейчас это будет не в рамках ТУ, но в следующих версиях мы это исправим (я имею ввиду сделаем CLK 3,3В толерантным).

Я очень извиняюсь: а как насчёт 5В, если что?

_________________
Дмитрий Иоффе, Советский Союз