Миландр

Ключевым подразделением нашей компании
является Центр Проектирования интегральных микросхем
Текущее время: 2021-ноя-28 05:45

Часовой пояс: UTC+03:00




Начать новую тему  Ответить на тему  [ 5 сообщений ] 
Автор Сообщение
 Заголовок сообщения: 1636РР51, статусные биты
СообщениеДобавлено: 2021-окт-11 10:10 
Не в сети

Зарегистрирован: 2021-окт-08 11:50
Сообщения: 2
Организация: ФОРМ
В предыдущей топики неправильно указал микросхемы, топик лучше удалить.
Доброго дня, для стирания микросхемы 1636РР51У прописываю коды команд (6 кодов) для программного стирания микросхемы.
По окончанию записи ничего не происходит , все статусные биты D7, D6, D5 в 0, начинают меняться постепенно, в течении 220 мс несколько раз переходя из состояния 0 в 1 и обратно. Отсчитываю 71 мс, читаю по выходам везде либо Z состояние, либо 0.
Если без кодов прочитать всю память , всё норм FF.
Что может быть. (питание 3В, цикл чтения 100нс, цикл записи кодов 100нс).

в режиме BIST
команда стирание микросхемы работает.
Читаю FF .


Вернуться к началу
 Заголовок сообщения: Re: 1636РР51, статусные биты
СообщениеДобавлено: 2021-окт-12 16:36 
Не в сети
Support
Аватара пользователя

Зарегистрирован: 2018-авг-10 23:14
Сообщения: 530
Организация: АО «ПКК Миландр»
Откуда: Зеленоград
Открыть обращение пользователя
doldonov@form.ru писал(а): *
В предыдущей топики неправильно указал микросхемы, топик лучше удалить.
Доброго дня, для стирания микросхемы 1636РР51У прописываю коды команд (6 кодов) для программного стирания микросхемы.
По окончанию записи ничего не происходит , все статусные биты D7, D6, D5 в 0, начинают меняться постепенно, в течении 220 мс несколько раз переходя из состояния 0 в 1 и обратно. Отсчитываю 71 мс, читаю по выходам везде либо Z состояние, либо 0.
Если без кодов прочитать всю память , всё норм FF.
Что может быть. (питание 3В, цикл чтения 100нс, цикл записи кодов 100нс).

в режиме BIST
команда стирание микросхемы работает.
Читаю FF .
Закрыть
Здравствуйте!

Чтобы детальнее разобраться в Вашем запросе, пожалуйста, уточните некоторые детали в Вашей системе:

1. Предоставьте, пожалуйста, схему подключения микросхемы памяти к устройству, с которым ведется работа, в частности, интересует, не брошены ли в "воздухе" какие-либо линии адреса (возможно, старшие) или данных. При выполнении операции стирания автомат микросхемы памяти ожидает принять на вход шесть четко регламентированных команд, для которых помимо определенных данных важен также точный адрес, и если какие-либо линии адреса микросхемы не имеют определенного логического уровня, то система из шести команд может не восприниматься микросхемой памяти правильно, соответственно, стирания всей микросхемы памяти не произойдет.

2. Обратите, пожалуйста, внимание, что режим BIST не регламентирован официальной общедоступной документацией, поэтому он должен быть исключен из рассмотрения запроса.

3. В исходном обращении есть следующие строки:
doldonov@form.ru писал(а):
Отсчитываю 71 мс, читаю по выходам везде либо Z состояние, либо 0.
Если без кодов прочитать всю память , всё норм FF.
Поясните, пожалуйста, как именно выстроен алгоритм считывания в первом предложении приведенной цитаты и как именно он выстроен во втором предложении. Правильно ли я понимаю, что при выполнении операции чтения (nCE = nOE = UIL, nWE = UIH), которая выполняется независимо от включенного алгоритма защиты JEDEC одинаково просто по факту передачи управляющих сигналов и соответствующего адреса, ошибка не фиксируется, и вся память заполнена значениями 0xFF? Если так, то уточните, пожалуйста, в чем заключается проблема.

4. Вы работаете с включенным алгоритмом программно-защищенной записи (JEDEC) или без него? Программирование страниц по 256 байт выполняется корректно? Здесь же стоит отметить, что мониторинг статусных бит (опрашиваемый бит I/O7 и переключающийся I/06 - обратите, пожалуйста, внимание, что I/O5 не является статусным, как указано в исходном обращении) имеет удобство именно при выполнении операций программирования, чтобы разграничивать фазы загрузки байт и внутреннего цикла программирования, чтобы не выполнять цикл загрузки байт во время, когда выполняется внутренний цикл программирования. Для операции стирания после запуска алгоритма контролировать временные характеристики не требуется, все внутренние циклы отработают автоматически.

5. Корректно ли работает команда на получение идентификатора устройства, соответственно, чтение идентификатора по определенным адресам?

Заранее большое спасибо за ответы.

_________________
Отдел технической поддержки support@milandr.ru

Информационный портал отдела технической поддержки support.milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: 1636РР51, статусные биты
СообщениеДобавлено: 2021-окт-12 18:01 
Не в сети

Зарегистрирован: 2021-окт-08 11:50
Сообщения: 2
Организация: ФОРМ
Цитата:
5. Корректно ли работает команда на получение идентификатора устройства
Да , засылаю три команды жду 10 мс читаю с 0 и 1 адрес всё корректно читается, 3 команды на закрытие режима.
Цитата:
режим BIST не регламентирован официальной общедоступной документацией
Ок, для этого места его нет.
Цитата:
1. Предоставьте, пожалуйста, схему подключения микросхемы памяти к устройству, с которым ведется работа, в частности, интересует, не брошены ли в "воздухе" какие-либо линии адреса (возможно, старшие) или данных. При выполнении операции стирания автомат микросхемы памяти ожидает принять на вход шесть четко регламентированных команд, для которых помимо определенных данных важен также точный адрес, и если какие-либо линии адреса микросхемы не имеют определенного логического уровня, то система из шести команд может не восприниматься микросхемой памяти правильно, соответственно, стирания всей микросхемы памяти не произойдет.
Всё подключено (Тестер FHF3M), команды в соответствии со спецификацией, по тем адресам что перечислены.
После передачи, последнего байта команды контролирую состояние статусных битов (что бы понять, как они работают в реальности), в начале все 3 бита в 0 (примерно 10мс) потом переключаются в 1, причём переключение происходит в течении нескольких мкс (успеваю считать и z состояние), около 40 мс биты читаются 1 состоянии (свыше 1,6В), затем опять падают в 0 и так несколько циклов. По пришествию примерно 220 мс, можно читать ячейки памяти, все = FF.
Цитата:
в чем заключается проблема.
Не могу контролировать состояние битов (потому как они все бывают во всех трёх состояниях (0, Z, 1) (менее 1,45В, 1.45-1.65В , более 1,65В) соответственно не могу выстроить алгоритм ожидания конца стирания.
Цитата:
Вы работаете с включенным алгоритмом программно-защищенной записи (JEDEC) или без него?
Пока эти команды не трогаю.
Цитата:
Для операции стирания после запуска алгоритма контролировать временные характеристики не требуется, все внутренние циклы отработают автоматически.
Ок, но как понять что стирание произошло?
И сразу несколько вопросов, надо ли между байтами 6 команд делать задержу 1 мкс?
Какое максимальное время стирания?
Цитата:
Поясните, пожалуйста, как именно выстроен алгоритм считывания в первом предложении приведенной цитаты и как именно он выстроен во втором предложении.
Стандартный цикл чтения, по OE.
Если делать чтение не стирая, то FF читается и по циклю чтение OE и по циклу CE.


Вернуться к началу
 Заголовок сообщения: Re: 1636РР51, статусные биты
СообщениеДобавлено: 2021-окт-15 13:29 
Не в сети
Support
Аватара пользователя

Зарегистрирован: 2018-авг-10 23:14
Сообщения: 530
Организация: АО «ПКК Миландр»
Откуда: Зеленоград
Открыть обращение пользователя
doldonov@form.ru писал(а): *
Цитата:
5. Корректно ли работает команда на получение идентификатора устройства
Да , засылаю три команды жду 10 мс читаю с 0 и 1 адрес всё корректно читается, 3 команды на закрытие режима.
Цитата:
режим BIST не регламентирован официальной общедоступной документацией
Ок, для этого места его нет.
Цитата:
1. Предоставьте, пожалуйста, схему подключения микросхемы памяти к устройству, с которым ведется работа, в частности, интересует, не брошены ли в "воздухе" какие-либо линии адреса (возможно, старшие) или данных. При выполнении операции стирания автомат микросхемы памяти ожидает принять на вход шесть четко регламентированных команд, для которых помимо определенных данных важен также точный адрес, и если какие-либо линии адреса микросхемы не имеют определенного логического уровня, то система из шести команд может не восприниматься микросхемой памяти правильно, соответственно, стирания всей микросхемы памяти не произойдет.
Всё подключено (Тестер FHF3M), команды в соответствии со спецификацией, по тем адресам что перечислены.
После передачи, последнего байта команды контролирую состояние статусных битов (что бы понять, как они работают в реальности), в начале все 3 бита в 0 (примерно 10мс) потом переключаются в 1, причём переключение происходит в течении нескольких мкс (успеваю считать и z состояние), около 40 мс биты читаются 1 состоянии (свыше 1,6В), затем опять падают в 0 и так несколько циклов. По пришествию примерно 220 мс, можно читать ячейки памяти, все = FF.
Цитата:
в чем заключается проблема.
Не могу контролировать состояние битов (потому как они все бывают во всех трёх состояниях (0, Z, 1) (менее 1,45В, 1.45-1.65В , более 1,65В) соответственно не могу выстроить алгоритм ожидания конца стирания.
Цитата:
Вы работаете с включенным алгоритмом программно-защищенной записи (JEDEC) или без него?
Пока эти команды не трогаю.
Цитата:
Для операции стирания после запуска алгоритма контролировать временные характеристики не требуется, все внутренние циклы отработают автоматически.
Ок, но как понять что стирание произошло?
И сразу несколько вопросов, надо ли между байтами 6 команд делать задержу 1 мкс?
Какое максимальное время стирания?
Цитата:
Поясните, пожалуйста, как именно выстроен алгоритм считывания в первом предложении приведенной цитаты и как именно он выстроен во втором предложении.
Стандартный цикл чтения, по OE.
Если делать чтение не стирая, то FF читается и по циклю чтение OE и по циклу CE.
Закрыть
Здравствуйте!

Благодарим за дополнительную информацию. Приносим извинения за задержку с ответом, некоторая информация из Вашего обращения была уточнена в ходе рассмотрения запроса у разработчиков, поэтому как только будут получены данные по всем временным параметрам, ответ появится в данной теме форума.

Обратите, пожалуйста, внимание, что в ходе ожидания ответа Вами, по желанию, могут быть протестированы команды записи и программно-защищенной записи, в частности, может быть произведен детальный анализ линий опрашиваемого и переключающегося битов во время программирования страниц памяти - в случае появления новых вопросов Вы также можете адресовать их в сторону отдела технической поддержки компании Миландр. Спасибо за обращение.

_________________
Отдел технической поддержки support@milandr.ru

Информационный портал отдела технической поддержки support.milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: 1636РР51, статусные биты
СообщениеДобавлено: 2021-окт-29 14:21 
Не в сети
Support
Аватара пользователя

Зарегистрирован: 2018-авг-10 23:14
Сообщения: 530
Организация: АО «ПКК Миландр»
Откуда: Зеленоград
Открыть обращение пользователя doldonov@form.ru
doldonov@form.ru писал(а): *
Цитата:
5. Корректно ли работает команда на получение идентификатора устройства
Да , засылаю три команды жду 10 мс читаю с 0 и 1 адрес всё корректно читается, 3 команды на закрытие режима.
Цитата:
режим BIST не регламентирован официальной общедоступной документацией
Ок, для этого места его нет.
Цитата:
1. Предоставьте, пожалуйста, схему подключения микросхемы памяти к устройству, с которым ведется работа, в частности, интересует, не брошены ли в "воздухе" какие-либо линии адреса (возможно, старшие) или данных. При выполнении операции стирания автомат микросхемы памяти ожидает принять на вход шесть четко регламентированных команд, для которых помимо определенных данных важен также точный адрес, и если какие-либо линии адреса микросхемы не имеют определенного логического уровня, то система из шести команд может не восприниматься микросхемой памяти правильно, соответственно, стирания всей микросхемы памяти не произойдет.
Всё подключено (Тестер FHF3M), команды в соответствии со спецификацией, по тем адресам что перечислены.
После передачи, последнего байта команды контролирую состояние статусных битов (что бы понять, как они работают в реальности), в начале все 3 бита в 0 (примерно 10мс) потом переключаются в 1, причём переключение происходит в течении нескольких мкс (успеваю считать и z состояние), около 40 мс биты читаются 1 состоянии (свыше 1,6В), затем опять падают в 0 и так несколько циклов. По пришествию примерно 220 мс, можно читать ячейки памяти, все = FF.
Цитата:
в чем заключается проблема.
Не могу контролировать состояние битов (потому как они все бывают во всех трёх состояниях (0, Z, 1) (менее 1,45В, 1.45-1.65В , более 1,65В) соответственно не могу выстроить алгоритм ожидания конца стирания.
Цитата:
Вы работаете с включенным алгоритмом программно-защищенной записи (JEDEC) или без него?
Пока эти команды не трогаю.
Цитата:
Для операции стирания после запуска алгоритма контролировать временные характеристики не требуется, все внутренние циклы отработают автоматически.
Ок, но как понять что стирание произошло?
И сразу несколько вопросов, надо ли между байтами 6 команд делать задержу 1 мкс?
Какое максимальное время стирания?
Цитата:
Поясните, пожалуйста, как именно выстроен алгоритм считывания в первом предложении приведенной цитаты и как именно он выстроен во втором предложении.
Стандартный цикл чтения, по OE.
Если делать чтение не стирая, то FF читается и по циклю чтение OE и по циклу CE.
Закрыть
Здравствуйте!

Благодарим за ожидание. Обратите, пожалуйста, внимание, что ответ выстроен по пунктам, которые смогут ответить на все Ваши вопросы:

1. Действие статусных бит I/O6 и I/O7 не распространяется на операцию стирания, контролировать процесс стирания при помощи них не выйдет;
2. При этом обратите, пожалуйста, внимание, что время стирания регламентировано жестко и равно 51 мс согласно подразделу 5.3 "Командная последовательность стирания" актуальной версии спецификации (ТСКЯ.431214.006CП Версия 2.4.0 от 30.08.2021). Соответственно, контроль выполнения операции стирания может осуществляться строго выдерживанием необходимого времени таймаута любых обращений к микросхеме;
3. Между каждым байтом при подаче шести команд для стирания выдерживать паузу 1 мкс не требуется, достаточно гарантировать только времена из диаграммы стирания, приведенной на рисунке 25 "Режим программного стирания" актуальной версии спецификации.
4. Обратите, пожалуйста, внимание, что поскольку Вами на момент последнего ответа не анализировались команды записи, то постоянно выполнялись операции стирания уже стертой микросхемы, и важно помнить, что ресурс микросхемы памяти снижается. Если говорить про время стирания уже стертой и записанной микросхемы, то информация про 51 мс остаётся актуальной.
5. Дополнительно сообщаю, что возможность стирания определенной страницы микросхемы не предусмотрена отдельной командой, однако, микросхемы 1636РР51У имеет страничную запись, что подразумевает под собой то, что при подаче команды программирования микросхема сначала стирает (автоматически) область памяти размером в одну страницу (256 байт), а затем производит в неё программированием загруженных в буфер данных. Соответственно, время выполнения операции программирования уже можно контролировать статусными битами по процедурам, описанным в спецификации.

Благодарим за обращение, на основании него дополним спецификацию по части того, что действие статусных бит не распространяется на операцию стирания, чтобы избежать подобных вопросов в будущем.

_________________
Отдел технической поддержки support@milandr.ru

Информационный портал отдела технической поддержки support.milandr.ru


Вернуться к началу
Показать сообщения за:  Поле сортировки  
Начать новую тему  Ответить на тему  [ 5 сообщений ] 

Часовой пояс: UTC+03:00


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 1 гость


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Перейти: 

cron
Создано на основе phpBB® Forum Software © phpBB Limited
Русская поддержка phpBB