Миландр

Ключевым подразделением нашей компании
является Центр Проектирования интегральных микросхем
Текущее время: 2021-июл-25 13:22

Часовой пояс: UTC+03:00




Начать новую тему  Ответить на тему  [ 302 сообщения ]  На страницу « 117 18 19 20 21 »
Автор Сообщение
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-08 15:56 
Не в сети

Зарегистрирован: 2012-окт-26 20:29
Сообщения: 11
А что означают ошибки в 2 последних строках разводчика:

2020-10-08 15:45:22,362 INFO [default] Resources filling:
2020-10-08 15:45:22,362 INFO [default] 1/1 of GND_CELL
2020-10-08 15:45:22,362 INFO [default] 92/98 of IO
2020-10-08 15:45:22,362 INFO [default] 566/608 of LE_BLOCK
2020-10-08 15:45:22,362 INFO [default] 1/1 of VDD_CELL
2020-10-08 15:45:22,362 INFO [default] Global placement
2020-10-08 15:45:22,363 INFO [default] Placement iteration #0
2020-10-08 15:45:22,988 ERROR [default] 0: Failed to legalize global signal domains
2020-10-08 15:45:22,989 ERROR [default] Global placement failed


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-08 20:32 
Не в сети
Аватара пользователя

Зарегистрирован: 2011-авг-21 18:55
Сообщения: 293
Возможно ли добавить в кристалл ПЛИС блоки АЦП и ЦАП из состава микроконтроллеров 1986ВЕ9х, как XADC в Xilinx ?

_________________
Hack the Planet!


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-12 11:31 
Не в сети

Зарегистрирован: 2012-окт-26 20:29
Сообщения: 11
Удалось развести в САПР наиболее подходящий под эту ПЛИС наш проект, и по результатам разводки не хватает быстродействия ПЛИС, 12 МГц схема развелась только на ~9 МГц. Запускали процесс несколько раз, результаты колеблются, но порядок остаётся примерно тем же. Заполнение ПЛИС по блокам примерно на 93%.

В выводе видно, что основную задержку в медленных цепях вносит не логика самой цепи, а куча последовательных sb_mx4g и аналогичных, предположительно элементы коммутации трассировочных ресурсов, вот пример отрывка тайминга цепи:
Открыть
      1.72      18.63 v id02625_80/Q (le0_LQ_Q)             
      0.54      19.17 v id02625_84/Y (sb_mx4g)              
      0.47      19.64 v id02625_85/Y (sb_mx4g)              
      0.47      20.10 v id02625_86/Y (sb_mx4g)              
      0.44      20.54 v id02625_87/Y (sb_mx4g)              
      0.46      21.00 v id02625_88/Y (sb_mx4g)              
      0.47      21.46 v id02625_89/Y (sb_mx4g)              
      0.40      21.87 v id02625_90/Y (sb_mx4g)              
      0.45      22.31 v id02625_92/Y (sb_mx4g)              
      0.44      22.75 v id02625_93/Y (sb_mx4g)              
      0.46      23.20 v id02625_74/Y (sb_mx4g)              
      0.44      23.64 v id02625_73/Y (sb_mx4g)              
      0.49      24.13 v id02625_72/Y (sb_mx4g)              
      0.45      24.57 v id02625_71/Y (sb_mx4g)              
      0.43      25.00 v id02625_70/Y (sb_mx2)               
      0.46      25.46 v id02625_69/Y (sb_mx4g)              
      0.47      25.92 v id02625_68/Y (sb_mx4g)              
      0.40      26.33 v id02625_67/Y (sb_mx4g)              
      0.45      26.77 v id02625_66/Y (sb_mx4g)              
      0.40      27.18 v id02625_63/Y (sb_mx4g)              
      0.48      27.65 v id02625_62/Y (sb_mx4g)              
      0.45      28.10 v id02625_61/Y (sb_mx4g)              
      0.46      28.56 v id02625_60/Y (sb_mx4g)              
      0.50      29.05 v id02625_59/Y (sb_mx4g)              
      0.41      29.46 v id02625_58/Y (sb_mx2)               
      0.36      29.82 v id02625_57/Y (sb_mx4g)              
      0.41      30.23 v id02625_52/Y (sb_mx4g)              
      0.46      30.68 v id02625_94/Y (sb_mx4g)              
      0.44      31.12 v id02625_95/Y (sb_mx4g)              
      0.46      31.58 v id02625_96/Y (sb_mx4g)              
      0.40      31.98 v id02625_99/Y (sb_mx4g)              
      0.45      32.43 v id02625_30/Y (sb_mx4g)              
      0.40      32.83 v id02625_29/Y (sb_mx4g)              
      0.42      33.25 v id02625_27/Y (sb_mx4g)              
      0.39      33.64 v id02625_26/Y (sb_mx4g)              
      0.48      34.12 v id02625_25/Y (sb_mx4g)              
      0.45      34.56 v id02625_24/Y (sb_mx4g)              
      0.43      34.99 v id02625_23/Y (sb_mx2)               
      0.43      35.42 v id02625_22/Y (sb_mx4g)              
      0.39      35.81 v id02625_21/Y (sb_mx4g)              
      0.45      36.26 v id02625_20/Y (sb_mx4g)              
      0.47      36.73 v id02625_19/Y (sb_mx4g)              
      0.64      37.36 v id02625_16/Y (sb_mx16vg)            
      1.32      38.69 v id02625_15/Q (le0_A_Q)              
      0.54      39.23 v id02625_14/Y (sb_mx4g)              
      0.47      39.69 v id02625_13/Y (sb_mx4g)              
      0.64      40.33 v id02625_12/Y (sb_mx16vg)            
Закрыть
Вопрос, есть ли надежда, что это вызвано неоптимальным размещением/разводкой в текущей реализации, и в дальнейшем может быть улучшено самим САПР процентов на 30 (по таким цепям с длинной трассировкой)? Или считается, что в текущей реализации САПР по оптимальности размещения и разводки основные резервы алгоритма в части возможной оптимизации исчерпаны?

В sta_m3.tcl автоматом создаются команды create_clock -period 1000 для найденных клоков, то есть под 1 Мгц. Влияют ли они сейчас на размещение и разводку? Имеет ли смысл в них пробовать вручную задавать ограничения по таймингам?


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-12 13:41 
Не в сети
Support

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 216
Организация: АО ПКК Миландр
Откуда: АО "ПКК Миландр"
R Max писал(а): *
Возможно ли добавить в кристалл ПЛИС блоки АЦП и ЦАП из состава микроконтроллеров 1986ВЕ9х, как XADC в Xilinx ?
Здравствуйте!
В настоящее время не планируются подобные модификации кристалла.

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-13 13:12 
Не в сети
Support

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 216
Организация: АО ПКК Миландр
Откуда: АО "ПКК Миландр"
_ys_ писал(а): *
А что означают ошибки в 2 последних строках разводчика:

2020-10-08 15:45:22,362 INFO [default] Resources filling:
...
Здравствуйте!

Для анализа причин возникновения ошибок, пришлите, пожалуйста, проект с использованной распиновкой на support@milandr.ru.

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-13 15:01 
Не в сети
Support

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 216
Организация: АО ПКК Миландр
Откуда: АО "ПКК Миландр"
_ys_ писал(а): *
Удалось развести в САПР наиболее подходящий под эту ПЛИС наш проект, и по результатам разводки не хватает быстродействия ПЛИС, 12 МГц схема развелась только на ~9 МГц. Запускали процесс несколько раз, результаты колеблются, но порядок остаётся примерно тем же. Заполнение ПЛИС по блокам примерно на 93%.
В выводе видно, что основную задержку в медленных цепях вносит не логика самой цепи, а куча последовательных sb_mx4g и аналогичных, предположительно элементы коммутации трассировочных ресурсов, вот пример отрывка тайминга цепи:
Вопрос, есть ли надежда, что это вызвано неоптимальным размещением/разводкой в текущей реализации, и в дальнейшем может быть улучшено самим САПР процентов на 30 (по таким цепям с длинной трассировкой)? Или считается, что в текущей реализации САПР по оптимальности размещения и разводки основные резервы алгоритма в части возможной оптимизации исчерпаны?
В sta_m3.tcl автоматом создаются команды create_clock -period 1000 для найденных клоков, то есть под 1 Мгц. Влияют ли они сейчас на размещение и разводку? Имеет ли смысл в них пробовать вручную задавать ограничения по таймингам?
Ограничение "create_clock-period1000" создается для того, чтобы оценить задержки путей в финишном нетлисте. На процесс размещения и трассировки данное ограничение не влияет.

САПР находится в стадии доработки, в том числе в части оптимизации быстродействия. По оценкам разработчиков это должно привести к улучшению быстродействия не более чем 10% на проектах с большой утилизацией

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-13 16:17 
Не в сети

Зарегистрирован: 2012-окт-26 20:29
Сообщения: 11
Кроме create_clock -period 1000 других видимых мест задания требований по частотам мы не нашли. Как понимаем, пока такого функционала нет совсем? Если его нет, то планируется ли?

Возможно, что рабочая частота дополнительно ограничивается также неудачным ручным размещением выводов, которое выполняется пока просто подряд в том порядке, в котором цепи и выводы показывает САПР. Можно ли запустить разводку без ручного назначения выводов, чтобы они были расставлены самим САПР по итогам автоматического размещения схемы в ПЛИС?


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-14 18:02 
Не в сети
Support

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 216
Организация: АО ПКК Миландр
Откуда: АО "ПКК Миландр"
_ys_ писал(а): *
Кроме create_clock -period 1000 других видимых мест задания требований по частотам мы не нашли. Как понимаем, пока такого функционала нет совсем? Если его нет, то планируется ли?
Да, планируется добавить функционал для задания временных ограничений и с их учетом проведение размещения и трассировки.
_ys_ писал(а): *

Возможно, что рабочая частота дополнительно ограничивается также неудачным ручным размещением выводов, которое выполняется пока просто подряд в том порядке, в котором цепи и выводы показывает САПР. Можно ли запустить разводку без ручного назначения выводов, чтобы они были расставлены самим САПР по итогам автоматического размещения схемы в ПЛИС?
Рабочая частота может ограничиваться неудачным (с точки зрения быстродействия) назначением выводов. Запустить разводку без ручного назначения выводов не возможно. В будущем планируется добавить автоматическое назначение выводов, но без учета оптимальности по быстродействию.

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-15 08:57 
Не в сети

Зарегистрирован: 2009-ноя-19 13:19
Сообщения: 114
Ekaterina писал(а): *
Рабочая частота может ограничиваться неудачным (с точки зрения быстродействия) назначением выводов. Запустить разводку без ручного назначения выводов не возможно. В будущем планируется добавить автоматическое назначение выводов, но без учета оптимальности по быстродействию.
Хорошо бы ручное назначение выводов сделать текстовым через файл ограничений, а не в графическом редакторе как сейчас


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-15 19:19 
Не в сети
Support
Аватара пользователя

Зарегистрирован: 2018-авг-10 23:14
Сообщения: 306
Организация: АО «ПКК Миландр»
Откуда: Зеленоград
disel писал(а): *
Ekaterina писал(а): *
Рабочая частота может ограничиваться неудачным (с точки зрения быстродействия) назначением выводов. Запустить разводку без ручного назначения выводов не возможно. В будущем планируется добавить автоматическое назначение выводов, но без учета оптимальности по быстродействию.
Хорошо бы ручное назначение выводов сделать текстовым через файл ограничений, а не в графическом редакторе как сейчас
Здравствуйте!

Несмотря на то, что графический интерфейс назначения выводов в среде разработки компании Миландр очень удобен и способен решать любые задачи по настройке в рамках рассматриваемой микросхемы ПЛИС, нельзя не признать удобство конфигурации выводов через отдельный текстовый файл, например, подобно файлу UCF в составе ISE от Xilinx. Сообщаем, что в будущем планируется добавить такой функционал, где можно будет загружать план размещения пинов из файла. Спасибо за обращение.

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-окт-16 07:46 
Не в сети

Зарегистрирован: 2009-ноя-19 13:19
Сообщения: 114
Lampadov писал(а): *
Несмотря на то, что графический интерфейс назначения выводов в среде разработки компании Миландр очень удобен и способен решать любые задачи по настройке в рамках рассматриваемой микросхемы ПЛИС, нельзя не признать удобство конфигурации выводов через отдельный текстовый файл, например, подобно файлу UCF в составе ISE от Xilinx. Сообщаем, что в будущем планируется добавить такой функционал, где можно будет загружать план размещения пинов из файла. Спасибо за обращение.
Да уж лучше сразу sdc. Все равно же вам задание временных ограничений делать.


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-дек-18 22:15 
Не в сети

Зарегистрирован: 2020-дек-15 06:21
Сообщения: 3
Организация: частное лицо
Добрый день!
На форуме выше была представлена информация - "Все I/O, конфигурируемые как входы — толерантны входному напряжению 5 В для всего диапазоне периферийных напряжений питания"
Справедливо ли это для 5578ТС064? Т. е. возможна ли конфигурация выводов 5578ТС064 как выводов с открытым стоком и, соответственно, подключение к ним 5-ти В логики через резистор?


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2020-дек-19 09:45 
Не в сети

Зарегистрирован: 2009-ноя-19 13:19
Сообщения: 114
Rose писал(а): *
Добрый день!
На форуме выше была представлена информация - "Все I/O, конфигурируемые как входы — толерантны входному напряжению 5 В для всего диапазоне периферийных напряжений питания"
Справедливо ли это для 5578ТС064? Т. е. возможна ли конфигурация выводов 5578ТС064 как выводов с открытым стоком и, соответственно, подключение к ним 5-ти В логики через резистор?
Наверное на этот вопрос лучше ответят разработчики 5578ТС064.
http://edc-electronics.ru/


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2021-янв-18 18:12 
Не в сети
Аватара пользователя

Зарегистрирован: 2012-ноя-12 11:33
Сообщения: 13
Организация: ЗАО НТЦ Модуль
Откуда: Москва
Rose писал(а): *
Добрый день!
На форуме выше была представлена информация - "Все I/O, конфигурируемые как входы — толерантны входному напряжению 5 В для всего диапазоне периферийных напряжений питания"
Справедливо ли это для 5578ТС064? Т. е. возможна ли конфигурация выводов 5578ТС064 как выводов с открытым стоком и, соответственно, подключение к ним 5-ти В логики через резистор?
На вход ТС064 допускается подача не более 3.0В в предельном режиме, а в предельно допустимом не более Ucc2 = 2.625в


Вернуться к началу
 Заголовок сообщения: Re: ПЛИС М1
СообщениеДобавлено: 2021-апр-09 23:03 
Не в сети

Зарегистрирован: 2014-сен-16 11:58
Сообщения: 123
Добрый день!
Есть ли новости по проекту?
Очень надеюсь его не свернули после стольких трудов!

Миландру бы только пройти этот первый трудный этап, потом ПЛИС будут выпускать всё новые и новые модели, зарабатывать значительные объемы средств, расширять шаг за шагом линейку!


Вернуться к началу
Показать сообщения за:  Поле сортировки  
Начать новую тему  Ответить на тему  [ 302 сообщения ]  На страницу « 117 18 19 20 21 »

Часовой пояс: UTC+03:00


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и 1 гость


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Перейти: 

cron
Создано на основе phpBB® Forum Software © phpBB Limited
Русская поддержка phpBB