у 1986ВЕ3Т и так целых ДВА десяти/стомегабитных приёмопередатчика MAC+PHY Ethernet на борту. Их не хватает?

как обходится ошибка на модуле RAM с перепутанными выводами BLE и BHE ?

Если это та плата с двумя 1645РУ4У, что я использовал с отладочной платой для 1986ВЕ94, то ошибка лечится перепайкой платы следующим образом:

BE0 --> nBLE (1645РУ4У 1)
BE1 --> nBHE (1645РУ4У 1)
BE2 --> nBLE (1645РУ4У 2)
BE3 --> nBHE (1645РУ4У 2)

Тут ВЕ0..3 - линии внешней шины микроконтроллера, nBLE & nBHE - выводы микросхем памяти. Ошибка проявляется только при чтении / записи отдельных байтов. Если писать / читать полуслова (16 бит) или слова (32 бит), имеющаяся плата работает без доработки.

поясните мне одну вещь, я никогда не работал с внешней памятью
там первые 2 адреса смещены чтобы читать можно было только по 4 байта за раз
так ли это?

Не уверен, что понял ваш вопрос. На плате с RAM просто тупо перепутали линии выбора старших и младших байтов. Никакого глубокого философского смысла в этом нет.

я имею ввиду что линия адреса микросхемы A0 подключается к линии адреса A2
со смещением то есть

я имею ввиду что линия адреса микросхемы A0 подключается к линии адреса A2
со смещением то есть

Так и должно быть.

Микросхем RAM две и у каждой есть два вывода nBLE и nBHE. А у контроллера есть четыре линии BE0, BE1, BE2 и BE3. Плата с памятью устроена таким образом, что когда вы читаете 32-битное слово, то одна его половинка читается из одной микросхемы, другая из другой. Скажем, хотите вы прочитать слово по адресу 0х00000004. При этом на шине адреса окажется именно это значение - А2 = 1, все остальное по нулям. Кроме того линии ВЕ0..3 окажутся в активном состоянии. При этом обе микросхемы памяти выложат на шину данных свои первые полуслова (считаем, что память начинается с нулевого полуслова). Одна микросхема обеспечит старшее полуслово, другая младшее.
Если же вы хотите считать байт по адресу 0х00000004, то на адресной шине окажется тоже что и в предыдущем случае, но активный уровень будет лишь на ВЕ0. ВЕ1..3 будут не активны. При этом одна из микросхем памяти выложит на шину данных только младший байт своего первого полуслова (это если линия ВЕ0 заходит на ее вход nBLE, что как раз и не выполняется на имеющемся железе), а вторая не выложит ничего.
Если захотите считать байт по адресу 0х00000005, получите активную линию ВЕ1 и не активные ВЕ0, ВЕ2 и ВЕ3. ВЕ1 должна заходить на вход nBHE памяти, чтобы она при этом выдала старший байт своего первого полуслова.

В общем, линии адреса А0 и А1 не используются потому, что они не нужны, когда используется 32-битный режим работы внешней шины. Их функции выполняют линии Byte-Enable (BE0..3) внешней шины контроллера. Вот если вам захочется использовать 8-битный режим работы внешней шины, тогда понадобятся все адресные линии начиная от А0. Впрочем я с таким режимом шины в 1986ВЕ94 дела не имел, а про ваш контроллер я вообще ничего не знаю. Может там такого и нет.

По каждому адресному коду происходит выборка шестнадцати ячеек памяти (по одной в каждом разряде)

если старшие разряды обеих микросхем в нуле
то объем данных которые можно записать/почитать в 4 раза меньше.
разве не так?

Именно так. Вы платите за 4 Мб, получаете 1 Мб. Что тут такого?

а в чем прикол?
что, в микрухе какие то проблемы с разрядами?