1. У DSP ядра память программ -- SRAM? Ошибки нет?
2. RISC ядро обзавелось кешем? А растянуть оперативочку до тех же 128кб забыли...
Да, у DSP память программ 128Кбайт SRAM. Т.е. после включения туда должна быть скопирована программа для DSP. Толи из внутренней Flash Risc-a толи из внешней, на усмотрение пользователя. Так же у DSP есть еще 128 Кбайт SRAM под данные.
Вся память DSP отображена в адресное пространство RISC. Таким образом помимо своих 32 Кбайт ОЗУ, RISC имеет доступ к 256 Кбайт-ам памяти DSP. Единственное отличие этой памяти, что обращение в DSP память имеет большее время, за счет того что приходится проходить через мост (большая латентность).
RISC обзавелся кешем для инструкций и константных данных (которые "прошиты" во Flash), благодаря кешу, удалось повысить производительность на большей частоте, за счет "съедания" дополнительных тактов ожидания при выборке из Flash. Таким образом например, если 1986ВЕ91Т на частоте 80 МГц имеет производительность на тесте CoreMark равную ~127 (1,58 CoreMark/МГц), то 1901ВЦ1Т на частоте 70 МГц имеет производительность на том же тесте ~139 (1,99 CoreMark/МГц). Так что при меньшей частоте мы получили большую производительность.
Задел по повышению частоты есть, но он выливается в повышенный ток потребления и таким образом мы вываливаемся за рамки ТЗ, сейчас ведем работу по обоснованию этого и возможно при освоении в серийном производстве частоты будут увеличены.