Миландр
https://forum.milandr.ru/

Verilog
https://forum.milandr.ru/viewtopic.php?f=16&t=1208
Страница 1 из 1

Автор:  prostoRoman [ 2013-апр-09 07:31 ]
Заголовок сообщения:  Verilog

добрый день! знаю что тут есть плисоводы =) может кто подскажет будет ли работать этот код как сдвиговый регистр?
// -------------------------------------------------------------------------------------------------------
//      1.03:  Input Shift Register
// -------------------------------------------------------------------------------------------------------

   always @(posedge SCL) begin
      ShiftRegister[00] <= SDA;
      ShiftRegister[01] <= ShiftRegister[00];
      ShiftRegister[02] <= ShiftRegister[01];
      ShiftRegister[03] <= ShiftRegister[02];
      ShiftRegister[04] <= ShiftRegister[03];
      ShiftRegister[05] <= ShiftRegister[04];
      ShiftRegister[06] <= ShiftRegister[05];
      ShiftRegister[07] <= ShiftRegister[06];
   end
p.s.: извините за оффтопик

Автор:  HEMAH [ 2013-апр-09 11:17 ]
Заголовок сообщения:  Re: Verilog

prostoRoman писал(а):
добрый день! знаю что тут есть плисоводы =) может кто подскажет будет ли работать этот код как сдвиговый регистр?
// -------------------------------------------------------------------------------------------------------
//      1.03:  Input Shift Register
// -------------------------------------------------------------------------------------------------------

   always @(posedge SCL) begin
      ShiftRegister[00] <= SDA;
      ShiftRegister[01] <= ShiftRegister[00];
      ShiftRegister[02] <= ShiftRegister[01];
      ShiftRegister[03] <= ShiftRegister[02];
      ShiftRegister[04] <= ShiftRegister[03];
      ShiftRegister[05] <= ShiftRegister[04];
      ShiftRegister[06] <= ShiftRegister[05];
      ShiftRegister[07] <= ShiftRegister[06];
   end
p.s.: извините за оффтопик
Будет :)

Автор:  prostoRoman [ 2013-апр-09 15:16 ]
Заголовок сообщения:  Re: Verilog

HEMAH писал(а):
Будет :)
т.е. операции друг от друга не зависят и выполняются одновременно по событию posedge SCL ?

Автор:  HEMAH [ 2013-апр-09 16:50 ]
Заголовок сообщения:  Re: Verilog

prostoRoman писал(а):
HEMAH писал(а):
Будет :)
т.е. операции друг от друга не зависят и выполняются одновременно по событию posedge SCL ?
По приходу каждого нового тактового импульса везде, где указано выполняется операция присвоения значений, и происходит она совершенно синхронно.

Автор:  prostoRoman [ 2013-апр-10 07:29 ]
Заголовок сообщения:  Re: Verilog

HEMAH писал(а):
prostoRoman писал(а):
HEMAH писал(а):
Будет :)
т.е. операции друг от друга не зависят и выполняются одновременно по событию posedge SCL ?
По приходу каждого нового тактового импульса везде, где указано выполняется операция присвоения значений, и происходит она совершенно синхронно.
Спасибо за пояснение. Уточнил поскольку после controlflow программирования, dataflow немного ревет шаблон, учитывая внешнее сходство языков Си и Verilog =) Инструкции, написанные в обратном порядке, не вызвали бы подозрений, хотя эффект был бы тот же =)

Страница 1 из 1 Часовой пояс: UTC+03:00
Powered by phpBB® Forum Software © phpBB Limited
https://www.phpbb.com/