Миландр

Ключевым подразделением нашей компании
является Центр Проектирования интегральных микросхем
Текущее время: 2020-май-29 01:07

Часовой пояс: UTC+03:00


Ответить
Имя пользователя:
Заголовок:
Текст сообщения:
Введите текст вашего сообщения. Длина сообщения не более 60000 символов. 

Смайлики
:D :) :( :o :shock: :? 8) :lol: :x :P :oops: :cry: :evil: :twisted: :roll: :wink: :!: :?: :idea: :arrow: :| :mrgreen:
Цвет шрифта
Настройки:
BBCode ВКЛЮЧЁН
[img] ВКЛЮЧЁН
[flash] ВКЛЮЧЁН
[url] ВКЛЮЧЁН
Смайлики ВКЛЮЧЕНЫ
Отключить в этом сообщении BBCode
Отключить в этом сообщении смайлики
Не преобразовывать адреса URL в ссылки
Код подтверждения
Код подтверждения
Код подтверждения:
Введите код в точности так, как вы его видите. Регистр символов не имеет значения.
     

Обзор темы - Многокристальная сборка для цифровых приемо-передающих устр.
Автор Сообщение
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
..спасибо, возможно попробуем что-нибудь такое.
Добавлено: 2017-мар-24 17:09
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
можно почитать про HOST-интерфейс. Это простенький 3-х проводной синхронный интерфейс через
которые можно управлять всем, что есть внутри. Если клок этого интерфейса у всех процессоров
общий , вход данных тоже общий, то одновременно во все процессоры можно впихнуть одинаковую команду.
Главное чтобы была какая-то стабильность между внутренним клоком процессора и клоком хоста.
Иначе будет +1 такт разбежки.
---
Еще есть один механизм синхронизации нескольких процессоров.
Если все процессоры запускать от одного опорного клока,
а частоту внешнего интерфейса брать как производную от процессорного клока,
то можно использовать вход ACK внешнего интерфейса как синхронизирующий.
Например, в какой-то момент (по прерыванию или по алгоритму) все процессоры считывают
внешнюю ячейку памяти (например область nMS1). В ответ на это внешняя логика ставит каждому
процессору ACK=0 и держит до тех пор пока все процесоры не вылезут наружу с этим чтением.
После этого можно деблокировать АСК и все процры синхронно завершают чтение.
Далее можно включать-выключать всё что угодно и это будет у всех одновременно.
---
По данному вопросу у меня есть еще одно сомнение.
Если даже включить все линки на прием одновременно, то это не гарантирует ничего на 100%.
В случае если АЦП уже запущен и асинхронно гонит сэмплы.
В этом случае, при включении линк может дать сбой.
Эта ситуация напоминает счетчик, вход синхронизации которого от АЦП, а асинхронный сброс от процессора.
Не понятно что будет со счетчиком в момент снятия сброса и фронта клока.
Поэтому лучше всего тормозить АЦП. Тогда нет необходимости со 100% одновременным включением линков.
Как только они все включились - разрешаем выходной клок АЦП.
Там вроде есть какой-то OE сигнал с множеством функций и непонятным действием.
Правда если он тоже просто блокирует выходной буфер, то и это не даст гарантий
надёжного первого периода.
Добавлено: 2017-мар-03 21:22
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
..всё сходиться к вопросу - можно ли одновременно перезапустить линк порты у нескольких DSP ?
Может как то можно это придумать? Синхроимпульс привязаный к клокам АЦП допустим у нас есть.
Добавлено: 2017-мар-03 14:45
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
Если коротко - ничего не получится.

Вот некоторые соображения (возможно они и ошибочные):

1. для синхронизации одновременной работы многих устройств, необходим какой-то периодический
инициализирующий импульс. Этот импульс должен соответствовать периоду частоты АЦП.
Все АЦП должны работать синхронно.

2. Линк-порт, приняв очередной отсчет с инициализирующим флагом, должен рассматривать его как
первый отсчет пачки (линк порт принимает 8*16 бит отсчетов и только затем передает эту пачку в DDC).

3. DDC принимает пачку сэмплов с начальным флагом. Этот флаг должен перевести DDC в исходное состояние
для начала корректной обработки(фильтры, счетчики всё в исходное положение, возможно , что и
ДМА канал тоже нужно перестартовать).

Если мои рассуждения правильные, то такой алгоритм сейчас не реализуем .

Например, линк-порт не может знать где начало первого отсчета. DDC не может знать где
первая пачка сэмплов. В данный момент DDC сам определяет, где начало обработки и где окончание.
Согласовать внутреннее начало обработки с внешним импульсом можно только с некотрой погрешностью.
Будут либо взяты несколько лишних сэмплов до, либо возможно пропущено несколько сэмплов.
Иногда может и повезет :)
Добавлено: 2017-мар-03 09:08
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
..может я ошибаюсь, но не увидел ножки тактирования АЦП, в микросборке только внутренний генератор?
Добавлено: 2017-мар-01 14:55
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
теперь ситуация более понятна.
Предыдущие мои "рекомендации" скорее всего не подойдут.
тут всё "пляшет" от АЦП поэтому нужно подумать как обеспечить необходимую точность.
Если все процессоры находятся в ожидании прерывания, то все равно возможен +- 1 такт разбежки
при старте обработки. Дальнейший процесс обработки должен быть строго детерминированным.
Выдачу результатов наружу через линки можно синхронизировать (возможно используя ACK вход).
А вот с приемом нужно подумать.
Добавлено: 2017-мар-01 11:26
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
BY_man писал(а):
до какой степени нужно "засинхронизировать"?
с точностью до такта процессорного ядра?
"Одновременно" можно стартануть от внешнего прерывания.
также можно использовать общий вход флага для анализа всеми процессорами.
Есть еще Хост-интерфейс который может одновременно "запихнуть" во внутрь всех процессоров нужное кодовое слово.
Можно еще что-нибудь придумать.
..я вижу "осведомлённость" как DDC , соответственно несколько DDC должны синхронно с точностью до такта АЦП измерять входной сигнал и синхронно выдавать данные с линк портов.
Можно ли это обеспечить вышеупомянутыми средствами?
Добавлено: 2017-фев-28 20:46
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
до какой степени нужно "засинхронизировать"?
с точностью до такта процессорного ядра?
процессоры работают от встроенного ПЛЛ.
"Одновременно" можно стартануть от внешнего прерывания.
также можно использовать общий вход флага для анализа всеми процессорами.
Есть еще Хост-интерфейс который может одновременно "запихнуть" во внутрь всех процессоров нужное кодовое слово.
Можно еще что-нибудь придумать.
Добавлено: 2017-фев-28 19:11
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
..такой вопрос - как можно засинхронизировать несколько микросборок "осведомлённости" для работы в локаторе РЛС например? Общие клоки это понятно, что ещё?
Есть такая возможность ,по умолчанию, типа ножки синхронного сброса какого-нить фифо, или нужно что-то городить? Или ничего нельзя сделать?
Добавлено: 2017-фев-28 15:26
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
BY_man писал(а):
lmx2315 писал(а):
..АЦП не умеет DDR делать, выше вроде попытались объяснить что соединение происходит не по lvds а по кмоп, по этому ног у процессора хватает?
у АЦП есть два режима: обычный (14 бит) и LVDS (7 бит) (он же DDR в Аниной интерпретации). У ВН34 только 8 бит LVDS.
..спасибо, это я ступил - конечно АЦП может делать DDR в lvds , так в описании и написано.
Добавлено: 2016-ноя-28 17:47
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
lmx2315 писал(а):
..АЦП не умеет DDR делать, выше вроде попытались объяснить что соединение происходит не по lvds а по кмоп, по этому ног у процессора хватает?
у АЦП есть два режима: обычный (14 бит) и LVDS (7 бит) (он же DDR в Аниной интерпретации). У ВН34 только 8 бит LVDS.
Добавлено: 2016-ноя-28 17:17
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
Anna_K писал(а):
Цитата:
Не могу понять - смотрю на схеме микросборки два АЦП соединенны с процессором всеми 14 тью битами , но у процессора 1967ВН034, два порта только по 8-мь бит.
lmx2315! У процессора 2 порта по 8 бит. Но каждый порт может работать в режиме DDR (Double Data Rate - передача данных по обоим фронтам тактового сигнала) – итого передается 16 бит за такт.
..АЦП не умеет DDR делать, выше вроде попытались объяснить что соединение происходит не по lvds а по кмоп, по этому ног у процессора хватает?
Добавлено: 2016-ноя-28 17:04
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
Цитата:
Не могу понять - смотрю на схеме микросборки два АЦП соединенны с процессором всеми 14 тью битами , но у процессора 1967ВН034, два порта только по 8-мь бит.
lmx2315! У процессора 2 порта по 8 бит. Но каждый порт может работать в режиме DDR (Double Data Rate - передача данных по обоим фронтам тактового сигнала) – итого передается 16 бит за такт.
Добавлено: 2016-ноя-25 16:52
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
Цитата:
А я так понял что 1967ВЦ3T на схеме микросборки это и есть ваш 1967ВН034.
lmx2315! Да, верно. Название микропроцессора было заменено выдающим децимальные номера органом.
Цитата:
Какие виды характеристик соответствующих группе исполнения 1Ус при воздействии спец. факторов выдержит ваше устройство?
По СВВФ пока испытания не проводились, данные появятся позднее. По срокам надо будет в дальнейшем уточнять.
Цитата:
И ещё вопрос, когда и за сколько и как можно будет заказать у вас отладочные платы на этой микросборке?
Заказать платы можно сейчас, поставка ориентировочно в январе. Два варианта поставки: покупка и поставка по договору временного пользования, который подразумевает последующий отчет об эксплуатации. Пишите официальный запрос от Вашего предприятия на почту: rea@milandr.ru.
Добавлено: 2016-ноя-25 16:26
  Заголовок сообщения:  Re: Многокристальная сборка для цифровых приемо-передающих у  [Цитата]
lmx2315 писал(а):
Не могу понять - смотрю на схеме микросборки два АЦП соединенны с процессором всеми 14 тью битами , но у процессора 1967ВН034, два порта только по 8-мь бит.
8 бит , но они LVDS. Итого 14 от АЦП к 16-ти у ВН034. Уже на другой ветке вычислили, что младший бит порта ВН034 не должен использоваться.
Добавлено: 2016-ноя-25 16:02

Часовой пояс: UTC+03:00


Перейти: 

Создано на основе phpBB® Forum Software © phpBB Limited
Русская поддержка phpBB