Миландр

@@ -47,22 +47,10 @@
 extern "C" {
 #endif
 
-#if ((__CC_ARM == 0) || (__ARMCC_VERSION < 5000000))
-	#include "MDR32F9Qx_board.h"
-#endif
 #include "MDR32F9Qx_lib.h"
 #include <stdint.h>
 
-#if defined (USE_MDR32F9Q1_Rev0) || defined (USE_MDR32F9Q1_Rev1) ||\
-    defined (USE_MDR32F9Q2_Rev0) || defined (USE_MDR32F9Q2_Rev1) ||\
-    defined (USE_MDR32F9Q3_Rev0) || defined (USE_MDR32F9Q3_Rev1) ||\
-    defined (USE_MDR1986VE94)
-	#define USE_MDR1986VE9x
-#endif
-
-#if defined (USE_MDR1986BE7T)
-	#define USE_MDR1986VE1T
-#endif
+#define USE_MDR1986VE9x
 
 /* Select the header file for target microcontroller */
 #if defined ( USE_MDR1986VE9x )
@@ -81,7 +69,7 @@
  * if there is no JTAG ports */
 #if (defined(USE_MDR1986VE9x) || defined (USE_MDR1901VC1T))
 /* #define USE_JTAG_A */
-#define USE_JTAG_B
+//#define USE_JTAG_B
 #endif
 
 /* Target system parameters */

000 Микроконтроллер в режиме отладки Процессор начинает выполняет программу из внутренней Flash-памяти программ. При этом установлен отладочный интерфейс JTAG_B

JTAG B
В качестве выводов интерфейса используются выводы порта D, совмещенные с каналами АЦП, выводами каналов Таймера 1 и 3, UART2 и SSP2, использование которых при отладке запрещено

#if 1 // turn off jtag
	if((MDR_BKP->REG_0E & (1<<6)) || (MDR_BKP->REG_0E & (1<<7)))
	{
		MDR_BKP->REG_0E &= ~(1<<6);
		MDR_BKP->REG_0E &= ~(1<<7);
		MDR_WWDG->CFR = 0x00;
		MDR_WWDG->CR = 0xFF;
		MDR_WWDG->CR = 0xFF;
	}
#endif

		if((MDR_BKP->REG_0E & 0xC0) == 0)
		{
			rgb_set(0x0000FF);
			delay_ms(250);
			rgb_set(0x000000);
			delay_ms(250);
		}

void init_usart()
{
	PORT_InitTypeDef port;
	UART_InitTypeDef uart;

	RST_CLK_PCLKcmd(RST_CLK_PCLK_PORTD, ENABLE);
	PORT_StructInit(&port);
	port.PORT_PULL_UP = PORT_PULL_UP_OFF;
	port.PORT_PULL_DOWN = PORT_PULL_DOWN_OFF;
	port.PORT_PD_SHM = PORT_PD_SHM_OFF;
	port.PORT_PD = PORT_PD_DRIVER;
	port.PORT_GFEN = PORT_GFEN_OFF;
	port.PORT_FUNC = PORT_FUNC_ALTER;
	port.PORT_SPEED = PORT_SPEED_MAXFAST;
	port.PORT_MODE = PORT_MODE_DIGITAL;
	port.PORT_OE = PORT_OE_OUT;
	port.PORT_Pin = PORT_Pin_1;
	PORT_Init(MDR_PORTD, &port);
	port.PORT_OE = PORT_OE_IN;
	port.PORT_Pin = PORT_Pin_0;
	PORT_Init(MDR_PORTD, &port);

	RST_CLK_PCLKcmd(RST_CLK_PCLK_UART2, ENABLE);
	UART_BRGInit(MDR_UART2, UART_HCLKdiv1);
	UART_StructInit(&uart);
	uart.UART_BaudRate = 115200;
	uart.UART_WordLength = UART_WordLength8b;
	uart.UART_StopBits = UART_StopBits1;
	uart.UART_Parity = UART_Parity_No;
	uart.UART_FIFOMode = UART_FIFO_OFF;
	uart.UART_HardwareFlowControl = UART_HardwareFlowControl_None;
	UART_Init(MDR_UART2, &uart);
	UART_Cmd(MDR_UART2, ENABLE);
}

void init_clock()
{
	NVIC->ICPR[0] = 0xFFFFFFFF;
	NVIC->ICER[0] = 0xFFFFFFFF;
	MDR_DMA->CHNL_REQ_MASK_CLR = 0xFFFFFFFF;
	MDR_DMA->CHNL_USEBURST_CLR = 0xFFFFFFFF;

#if 1 // turn off jtag
	if((MDR_BKP->REG_0E & (1<<6)) || (MDR_BKP->REG_0E & (1<<7)))
	{
		MDR_BKP->REG_0E &= ~(1<<6);
		MDR_BKP->REG_0E &= ~(1<<7);
		MDR_WWDG->CFR = 0x00;
		MDR_WWDG->CR = 0xFF;
		MDR_WWDG->CR = 0xFF;
	}
#endif

	RST_CLK_HSEconfig(RST_CLK_HSE_ON);
	while(RST_CLK_HSEstatus() != SUCCESS);
	RST_CLK_CPU_PLLconfig(RST_CLK_CPU_PLLsrcHSEdiv1, RST_CLK_CPU_PLLmul10);
	RST_CLK_CPU_PLLcmd(ENABLE);
	if(RST_CLK_CPU_PLLstatus() == ERROR) while(1);
	RST_CLK_PCLKcmd(RST_CLK_PCLK_EEPROM, ENABLE);
	RST_CLK_CPU_PLLuse(ENABLE);
	RST_CLK_CPUclkPrescaler(RST_CLK_CPUclkDIV1);
	RST_CLK_CPUclkSelection(RST_CLK_CPUclkCPU_C3);
	RST_CLK_PCLKcmd(RST_CLK_PCLK_RST_CLK, ENABLE);
}