Миландр

Доброго времени суток!

Подскажите, кто-нибудь работал с ethernet на 1986ВЕ3Т? Загружаю в контроллер демо-пример, но связь неустойчивая. Примерно через 5-7 минут обмен данными прекращается.
У меня демо-плата ревизии 2.

Ethernet на ВЕ3 аналогичен ВЕ1. Гляньте вокруг темы: http://forum.milandr.ru/viewtopic.php?f=34&t=2678&start=0#p15034, вдруг поможет.

Добрый день! Мы используем общий внешний источник, но на самой плате разделяем полигоны питания на цифровые и аналоговые. К каким цепям земли и питания должны подтягиваться приёмопередающие цепи Ethernet в соответствие с вашей рекомендованной схемой подключения?

Здравствуйте!
Согласно схеме подключения (Рисунок 133 в спецификации) приемопередающие цепи Ethernet должны подключаться к цифровому питанию Vcc.

_________________
Отдел технической поддержки support@milandr.ru

взял демо пример набортного ethernet
опытным путем установлил что через некоторое время связь пропадает -
и не заходит в обработчик прерывания.
стал разбираться с битами - это происходит если вставляется
бит OVF в ethernet - то есть не успеваю прочитать и идет новая записа
если стоит этот бит то бит наличия приема не взводится.
как OVF правильно скинуть ?

кто нибудь из "миландра" ответит мне вот на что:
как в этом встроенном ethernet реализован формат кадра?

смотрю формат кадра ethernet:
6 байтов адреса назначения 6 байтов адреса источника
потом 2 байта длины пакета

адрес источника и приемника набиваются программно
но я не вижу в примерах как ставится длина пакета.

Если Вам действительно нужен ответ и Вам некогда ждать когда техподдержка соблаговолит заглянуть на форум (ну "не любят" они это), Вам стоит обратиться к реализациям в уже существующих проектах (даже для ВЕ3 их более одной, для ВЕ1 и вообще штуки 3-4 на моей памяти).

1. драйвер CMSIS_Driver\MDR1986VE1T\MDR1986VE1T_ETH_*
2. проект mdr1986x-pack-repo\source\Example_Projects_Eclipse\1986BE3_UDP
3. Порт uIP на контроллеры серии 1986ВЕ9х, ВЕ1х, ВЕ2х, 5600ВГ1У
4. Порт LwIP
5. UDP, ARP и ping для 1986BE3 в режиме FIFO
6. далее гуглите самостоятельно...

_________________
сочувствующий…

супер!
спасибо!

В спецификации указано что бит в данном регистре доступен для записи и чтения. При сбросе надо убедиться, что поток забивающий буфер прекратился, иначе бит снова будет установлен.
Не знаю в каком режиме работают буферы, возможно потребуется сбросить указатели Head и Tail.

Попробуйте в регистре Delimeter увеличить буфер для входящих пакетов. Если переполнение возникает периодически и не очень длинными пакетами, то возможно это поможет обработать всплеск трафика.



Два байта после MAC адресов это либо длина пакета, либо тип пакета - https://ru.wikipedia.org/wiki/Ethernet
Если вопрос связан с примером реализации TCPIP (из нашего пака или SPL), то там обрабатывается, например, TCP пакет. Структуру его заголовка Вы найдете в файле tcpip.h


Заполнение этого поля можно увидеть в

_________________
Отдел технической поддержки support@milandr.ru

а ожидаешь

_________________
сочувствующий…

спасиб!

Микроконтроллер 1986ВЕ3Т. Внешний осциллятор 10МГц. Необходима работа с ETHERNET.
После таких настроек частоты модуль работает, но не со всеми сетевыми картами (преимущественно отечественными)

MDR_RST_CLK->HS_CONTROL = 0x01; /* вкл. HSE */
while ((MDR_RST_CLK->CLOCK_STATUS & (1 << 2)) == 0x00); /* ждем пока HSE выйдет в рабочий режим */

MDR_RST_CLK->PLL_CONTROL = ((1 << 2) | (4 <<8)); //вкл. PLL | коэф. умножения = 5 частота ядра 50 МГц
while((MDR_RST_CLK->CLOCK_STATUS & 0x02) != 0x02); //ждем когда PLL выйдет в раб. режим

MDR_RST_CLK->CPU_CLOCK = (2 /*источник для CPU_C1 */
| (1 << 2) /*источник для CPU_C2 - PLL*/
| (0 << 4) /*предделитель для CPU_C3 - переферия работает на 50 МГц*/
| (1 <<8));/*источник для HCLK*/

MDR_RST_CLK->ETH_CLOCK=(1<<24)|(2<<28)|(1<<27)|(1<<16); //PHY_CLK_SEL = PLLCPUo, ETH_CLK_EN=1, PHY_CLK_EN=1, ETH_CLK = 50 MHz

На форуме прочитал , что PLLCPUo не обеспечивает необходимый джиттер для модуля ETHERNET. Поставить осциллятор 25 МГц на выводы PF0, PF1 затруднительно.

Попробовал вариант с установкой генератора ГК108 на 25 МГц на вход OSC_IN и следующими настройками


MDR_RST_CLK->CPU_CLOCK = 0x00000003; //CPU_C1 frequency 12,5MHz
MDR_RST_CLK->HS_CONTROL = 0x03; /* вкл. HSE осцилятора 25 MHz*/
while ((MDR_RST_CLK->CLOCK_STATUS & (1 << 2)) == 0x00); /* ждем пока HSE выйдет в рабочий режим */

MDR_RST_CLK->PLL_CONTROL = ((1 << 2) | (3 <<8)); //вкл. PLL | коэф. умножения = 4 частота ядра 50 МГц
while((MDR_RST_CLK->CLOCK_STATUS & 0x02) != 0x02); //ждем когда PLL выйдет в раб. режим

MDR_RST_CLK->CPU_CLOCK = (3 /*источник для CPU_C1 - HSE/2 */
| (1 << 2) /*источник для CPU_C2 - PLL*/
| (0 << 4) /*предделитель для CPU_C3 - переферия работает на 50 МГц*/
| (1 <<8));/*источник для HCLK*/

MDR_RST_CLK->ETH_CLOCK=(1<<24)|(1<<28)|(1<<27)|(0<<16); //PHY_CLK_SEL = HSE, ETH_CLK_EN=1, PHY_CLK_EN=1, ETH_CLK = 50 MHz

В режиме отладки программа останавливается на строке

while ((MDR_RST_CLK->CLOCK_STATUS & (1 << 2)) == 0x00); /* ждем пока HSE выйдет в рабочий режим */


Вопрос:
Насколько работоспособно подобное решение, и как следует настраивать частоты микроконтроллера.

Я не пробовал данный режим и могу ошибаться, но на мой взгляд:

1. В регистре HS_CONTROL бит HSE_ON надо выключить. Сам генератор HSE (что делает из синусного сигнала резонатора прямоугольные импульсы) здесь не нужен, т.к. частота внешняя уже "квадратная" от генератора.

2. И поскольку используется byPass, т.е. частота с внешнего генератора просто пропускается сквозь генератор HSE, то ожидать раскачки неиспользуемого HSE не нужно.

Правка: По мнению разработчиков бит HSE_Ready вероятно все-таки будет работать. Но думаю это проще проверить, чем поднимать из архива документацию. Буду благодарен, если скажете отрабатывает ли этот бит на самом деле. К сожалению, не удалось найти вариантов кода где бы это отрабатывалось.

_________________
Отдел технической поддержки support@milandr.ru

Это гарантировано (на ВЕ9х и ВЕ1) приведёт к "зависанию порта" и невозможности подключиться к нему по jtag (совсем), будьте к этому готовы - вставьте задержку в пару секунд перед отключением HSE_ON или обеспечьте выбор режима MODE для загрузки через UART loader и/или с внешней шины.

Ожидание "раскачки" позволяет программно определить наличие внешней тактовой частоты, иначе можно переключиться на нулевую тактовую со всеми эффектами, описанными выше.

_________________
сочувствующий…

Возможно некорректно выразился, имел ввиду - после запуска на HSI, бит HSE_ON включать не нужно. Поскольку не нужен функционал самого генератора HSE, а только внешняя частота пропущенная сквозь него. Логика отработки HSE_Ready скорее всего остается рабочей, поэтому флаг проверять надо, как уже подправил в исходном сообщении.

_________________
Отдел технической поддержки support@milandr.ru