Миландр

Периферийные устройства процессора 1967ВН058
Устройство Назначение
RTC Часы реального времени + сторожевой таймер
CMU Блок управления синхронизацией и энергопотреблением
DMA Системный контроллер ПДП
SYSINTC Системный контроллер прерываний
I2C Контроллер I2C. Режим Master/Slave, 7-, 10-битная адресация, возможность работы в системе с несколькими ведущими устройствами
I2S Контроллер I2S (SSI)
UART Контроллер UART
SPI Контроллер SPI
CAN Контроллер CAN2.0
VCAM Контроллер видеокамеры
LCD Контроллер ЖКИ
PCIe Контроллер PCI Express 2.0, Root Complex/Endpoint. Число линий (lane) – 4, скорость в линии до 5 Гбит/с
SGMII Контроллер Ethernet 10/100/1000 стандарта SGMII
LINK Порт связи (конфигурации 1 или 4 бит). Два порта связи могут быть сконфигурированы как один 8-битный порт (в том числе для приема данных с АЦП 5101НВ015 (АО "ПКК Миландр")
GTIMER Таймер с функцией ШИМ
UDDC Модуль цифровой обработки данных (модулятор + смеситель + фильтры). Режимы работы: Up (повышение частоты), Down (понижение частоты)
GPIO Порты ввода-вывода общего назначения в количестве не менее 64. Программируемое состояние (Pullup, Pulldown, Hi-Z). Программируемое рабочее напряжение 1,8/2,5/3,3 В
NAND Контроллер NAND-флеш
NOR Контроллер NOR-флеш
SRAM Контроллер статической памяти
DDR3 Контроллер динамической памяти DDR3 800 МГц. Разрядность шины данных 64 бита + ECC 8 бит. Объем поддерживаемой памяти до 8 Гбайт
MPIF Контроллер шины межпроцессорного обмена

Ну кто ж знает - шуметь или не шуметь. Выглядит основательно, м/с присвоен шифр 1967ВН058. И ни чем не выдаётся, что это кто-то ручку расписывал / публикация нужна.

Вы написали, что "М/с, конечно, очень специальная". Что Вы имели ввиду под этим?

... продолжение ВН34, где была робкая попытка "прикрутить" к ядру ВН28 кэш-память и немного расширить набор периферии, т.е. шаг в сторону универсальной многоядерной системы на кристалле с более богатым набором периферии и более производительным процессорным ядром.

Так вот это и имел:
Такая штука от моих обычных задач довольно далека и сильно избыточна, но кому-то будет очень подходить в их "специальных" задачах =)

Так вот это и имел:
Такая штука от моих обычных задач довольно далека и сильно избыточна, но кому-то будет очень подходить в их "специальных" задачах =)

А в наших задачах и этого маловато будет ). Молотилки мощные видимо будут, но данных всего с 2-х АЦП завести можно (. Хотелось бы линков 4 шт по 8 бит, а лучше больше ) и соответствующее кол-во модулей UP/DOWN. Была бы хорошая перспектива замены FPGA для DDC и ЦОС, если еще систему синхронизации и управления запуском UP/DOWN модулей продумать, в т.ч. и между разными процами. Так что вот предложение сделать еще одну версию ).

Реализовать то, о чем вы пишете, проще чем нарисованную выше картинку. Проблема только в количестве контактов.
Если выбросить , например, DDR , то сразу можно добавить как минимум 4 линка по 8 бит.
Можно еще что-то выбросить, что требует побольше внешних контактов.
О синхронизации как-то была беседа на другой теме. Наилучший вариант это
вместе с данными от АЦП отправлять бит маркера. Тогда по этой метке внутри можно синхронизировать все остальное.
Но в этом вопросе именно вы должны быть генератором идей,т.к. (наверное) имеете представление о всей своей системе.
Именно в отсутствии системного подхода и кроется причина всех имеющихся нестыковок.

Надеялись на 1967ВН044, но как оказалось, там возможна привязка только с точностью до квадрослова.

кто нибудь знает на какой стадии эта разработка? И что будет представлять из себя контроллер ЖКИ (LVDS)? Можно ли реализовать управление ЖК-дисплеем на 1967ВН044 через интерфейс LVDS?

1. в состоянии разработки.
2. аналогичен ВН044. не LVDS
3. нет.

возможно управлять только RGB 18 бит или все таки поддержка и 24 битного?