Миландр

Получается, что Миландр решил повторить заход по граблям НИИМЭ и Микрон с их 5510ХС1Т: то же непонимание важности средств разработки для ПЛИС.

В этом проекте мне отведена роль оппонента, т.е. фактически стоять на стороне пользователя и пользуясь служебным положением "портить жизнь" разработчикам.
По этому попробую ответь на основные вопросы.

Пластиковые корпуса.
Результаты сегодняшнего совещания:
После запуска в серийное производство сделаем версию в пластиковом корпусе, если будет нужно.
До появления пластиковых корпусов ознакомительные образцы будут поставляться бесплатно в металлокерамических корпусах.

Среда разработки.
Основная задача сейчас это алгоритмы размещения, трассировки, экстракции временных параметров и увязки этого в единое целое. После решения этих задач все разработанные инструменты будут интегрированы в единый пакет. Сделать пакет под Win или Linux не проблема, и эта задача будет решаться когда будут решены более важные проблемы.
Синтезатор и симулятор - пока внешние опенсоурсные и модифицированные под нас.

"Шнурок" для зашивки.
Интерфейс - стандартный JTAG, все команды будут расписаны в документации. Завязки на собственные решения не будет, и всякие бластеры и прочие OCD после соотвествующего их обучения должны смочь работать с нашим кристаллом. Но в любом случае наш собственный "шнурок" и демоплата тоже будут сделаны.

Отладка
Микросхема имеет совмещенную память конфигурации из ОЗУ-шной и OTP-шной ячейки памяти. До прожига OTP, в ОЗУ можно заливать прошивки неограниченное число раз и отлаживаться. После "прожига" OTP логика становится жесткой. При желании можно OTP не прожигать и всегда загружаться из внешней памяти.
Каких либо специальных возможностей на подобии ChipScope в схеме не реализовано.

IP блоки
Конечно будут, но не большие. Все же стоит отдавать себе отчет, что это CPLD - т.е. основное назначение заменить "рассыпуху" на плате.
Поэтому IP блоки будут в виде раками разведенных умножителей, быстрых дешифраторов, и т.п.
PCIe пока в М1 не влезает, но мы работаем над этим

Очень хотел бы получить образцы от имени организации, которой это действительно нужно. Вместо сами знаете каких ПЛИС, на которых ни документации ни софта ни отладок, где-то в космосе они есть... Буду следить за новостями. Для своих собственных разработок планирую использовать МК от Миландр а также ПЛИС (М1 вполне по ресурсам) только в пластиковых корпусах, будет нужно в пластике (я не один такой).Хотел бы это прокомментировать подробнее. Я не имею большого опыта работы с PCIe, но одно устройство именно по части интерфейса PCIe и драйвер мной почти завершены, на базе ПЛИС фирмы L. Вижу в существующих ПЛИС, которые поддерживают PCI-Express, есть либо только SERDES совместимый с PCI-E либо встроенный блок, но ко всем ним требуется большая IP-core, потребляющая приличный объем логики и встроенных блоков памяти. И если не ошибаюсь, ПЛИС фирм A и X тоже требуют жручую корку. Поэтому у меня есть несколько предложений:
1) реализовать интерфейс PCI-E "максимально аппаратно", чтобы это на стороне user-логики потребляло практически ноль ресурсов (в М1 их и так очень мало для такого интерфейса), а пользователю оставалось лишь прочитать свой BDF, и тупо слать и принимать TLP пакеты по максимально примитивному интерфейсу (16-бит данные + tx/rx valid), а также MSI-прерывания буквально фронтом на входе (как в ПЛИС фирмы L)
2) поскольку ПЛИС М1 работает на частоте 100 МГц максимум, а для PCI-E x1 требуется хотя бы 16 бит на частоте 125 МГц, то я предлагаю сделать передачу TLP-пакетов на пониженной частоте (предусмотреть такую возможность) 62.5 МГц и 31.25 МГц, это конечно понизит пропускную способность в 2 и 4 раза соответственно, тем не менее для многих задач даже 0.5 и 1.0 Гбит/с будет вполне достаточно. По логике работы PCI-E коммутаторов это не приведет к ухудшению работы остальной системы

Здравствуйте. Посмотрел документацию и не увидел возможности настроить выход как открытый коллектор. Действительно нет такой фнкции, или это я дурак? Если нет, то стоило бы добавить...
А вообще, очень хорошее начинание! Готовы покупать такю микросхему.

можно настроить как выход с "Z" состоянием, на выход подать "0", а лог. "1" открытого коллектора подавать переводом в "Z".

Спасибо.

А в догонку вопрос по софту. Однажды покрутил в рках icarusverilog... Это утилита командной строки, как и yosys. Нам их придется по отдельности использовать? Или Миландр к ним IDE прикрутит?

В нашей Интегрированной Среде Разработки (IDE) обязательно будет присутствовать встроенный просмотрщик результатов.

кстати, если кто-нибудь где-нибудь увидит отладочные символы к IDE и утилитам коммандной строки известных производителей ПЛИС, то качайте не задумываясь ... С соверемнными средствами реверс инжениринга это по сути открытый исходный код. С чего бы им выкладывать отладочные символы? ну например, майкрософт так делает с недавних пор, у них есть целый сервер для закачки отладочных символов на почти любой бинарник ... Также производители софта (и возможно железа) иногда выпускают и дают своим постоянным клиентам альфа/бета/демо версии (иногда с дебаг символами для более удобного багтрекинга), да бы те успели ознакомиться и подготовиться перед релизом, принять решения о покупке и т.д. и т.п. ... так же можно пробежаться по китайскому интернету, известно, что китайцы реверс инженирят и скупают всё технологичненькое вдоль и поперёк и иногда чего-то интересное выкладывают по случайности

Кстати, не помешали бы тоже аппаратные блоки плавающей запятой одинарной или двойной точности...

_________________
Hack the Planet!

Там аппаратных умножителей не вижу, встроенной памяти капелька, куда уж до FPU. Не, ждем этой первой инкарнации ПЛИС, буду очень рад тому что заложено в предварительной спецификации

Корпус планируется только один? Имею в виду не пластик, а другие варианты корпусов, например, Н18.64-1В. Можно больше, только чтобы формовать удобнее, а в идеале заказывать уже формованные, как у ВЗПП-С.

Выбор средств разработки совсем небольшой. Поэтому главный вопрос: а спецификации на работу внутренних цепей и алгоритм программирования выложат?
И еще пожелание чтоб были варианты в корпусах поменьше, вплоть до 48-ми ног. Все же заменитель рассыпной логики должен выигрывать по габаритам. А иначе будет сложно конкурировать с мелкими БМК Ангстрема.

_________________
 ‌   ‌  __________
___/_#_(О)_**_\____
[==]\________/[==]

заменитель рассыпной логики уже есть: 5577ХС1Т, но в большом корпусе 4226.108-2 и с весьма скромным количеством логических ячеек. Вот в CLCC-48 было бы великолепно.

Очень интересная микросхема, многоцелевого применения.
Ждем первых версий софта для оценки проектов.
В качестве синтезатора можно использовать Leonardo - для него библиотеки создавать проще(в первом приближении), чем под dc .

я очень рад что число отечественных производителей ПЛИС растет. чем больше конкурентов - нам разработчикам лучше.
а можно озвучить хотя бы ориентировочные частоты на которых плиска будет работать?
я в принципе ознакомился со всеми выпускаемыми в нашей промышленности.
интересно будет сравнить.

3-х входовой элемент - плохо. полные дешифраторы делать будет тяжело, мультиплексоры тоже.
PLL - однозначно хорошо. многие оценят.
4х100х9 ПЗУ - простой микропрограмник влезет
4х512х9 ОЗУ или 512х36 - для мини-хранилища данных хватит
по факту это мини-FPGA с ПЗУ конфигурации с 0-м стартом.
итого нужно чтобы:
- задержка на логике была минимальной чтобы уложиться в бюджет по таймингам;
- квалифицированный разработчик с пониманием синхронного дизайна, чтобы все уложить по клоку;
- хорошая библиотека элементов с возможностью конвейеризации и синхронизации логики
и тогда из плиски можно будет выжать максимум.

ориентировочно из нее можно сделать _очень_хороший_ универсальный микропрограмник+всякое разное.
минимикроконтроллер если только очень постараться, хотя 1806ВМ2 без fpu наверное влезет и еще останется для чипсета(бесплатная идея).

_________________
-= Clear Sky =-