Миландр

1. При считывании BUSY выставляется в высокий уровень на один период тактового сигнала. Потом сбрасывается в ноль. Я так понимаю, что так и должно быть.

2. Завершение операции записи у меня происходит после того как 4 тактовых импульсов подряд сигнал BUSY установлен в высокий уровень.Это, кажется, тоже согласуется со спецификацией.

3.Олег, извините, но я не до конца понял Ваш комментарий по поводу частоты тактирования при записи. При программировании частота должна быть равна 5 МГц? Если так, то с какая допускается погрешность?
Или 5 МГц - это предельное значение частоты тактирования?

Во вложении режим цикла чтения. 16 битный режим.
На осциллограмме сверху сигнал тактирования, а снизу шина данных.

5В - сигналы контроллера.
3,3В - ответ микросхемы памяти.
Видно,что выставляется бит BUSY. Но дальше идёт низкий уровень, а не 0xFF, как ожидалось. Что не так?

Так... BMP нельзя выкладывать?

Уже можно. Надеюсь файл не гигантский, лучше бы конечно сохранить в gif, png, jpeg.

1. После запуска операции записи/стирания BUSY опускается в ноль с некоторой задержкой, примерно 1-2 такта. Поэтому несколько первых тактов можно не анализировать.

2. Да, это нормально. После окончания операции дополнительные такты ни на что не влияют.

3. Допустимые отклонения частот приведены в ТУ/спецификации. Увеличение частоты приведет к уменьшению длительности внутреннего импульса записи/стирания, уменьшение частоты к увеличению длительности импульса. Уменьшение длительности импульса - снижение качества записи/стирания, но увеличение ресурса памяти, и наоборот. В любом случае для обеспечения гарантированной записи/стирания желательно (или в ряде случаев необходимо) дополнительно производить контрольное считывание информации и осуществлять "дозапись/дотирание", т.е. производить: "запись - чтение - доп. запись". Последнее справедливо, с некоторыми отличиями алгоритмов, не только для обсуждаемых микросхем, но и для большинства типов записываемых/перезаписываемых микросхем ПЗУ.

75 кб)

А к чему привинчивать эту память?
У нас с этой памятью работает ВЕ2У. Ножкой софтово так дёргать не получится... остаётся вариант, только с SPI?
Соединить MISO с MOSI SPI и прикрутить к TDI памяти. Получится так?

Вопрос:
Если выбрать 8-мибитный режим общения с памятью, то могут ли между посылками быть временнЫе промежутки? Или тактовый сигнал должен отправляться непрерывно?

Обмен командами/данными легко реализуется программным путем. Высокая тактовая частота нужна только в момент отработки микросхемой команд записи/стирания, т.е. уже после передачи кода команды и данных. В 8-ми разрядных контроллерах для этого можно применить Clock от SPI или USART.

Второй вопрос не понятен. Вопрос: когда должен присутствовать 2.5/5 МГц тактовый сигнал? Он должен присутствовать после окончания передачи кода команды и данных, т.е. с начала отработки команды записи/стирания и до окончания ее выполнения. В остальное время тактовый сигнал может быть произвольной частоты (в допустимых предельных значениях) или отсутсвовать.

возможно ли применение с 1892ВМ3Т?

Память не привязана применением к конкретному контроллеру, также как и её аналог память фирмы AMD.

Существуют ли IBIS-модели для данной микросхемы (1636РР2У) или возможно кто-нибудь подскажет ее западный аналог?
Аналогичный вопрос по микросхеме 1645РУ4У. Спрошу здесь, чтобы не дублировать.

Аналог 1636РР2 это AM29LV017B. Возможно IBIS модель аналога и есть. По 1645РУ4У не могу ничего сказать.

Спасибо! Возможно еще кто-нибудь что-то подскажет...

Мы IBIS-модели не делаем, ищите у аналогов наших микросхем.

_________________
Правила форума!