Миландр

Небольшой оффтоп-хохма по теме миллиардов. Сейчас крупные западные конторы хорошо зарабатывают на криптовалютах создавая сверх-спрос на свою электронику. Это же могут сделать и свои производители микроэлектроники:

- контора микроэлектроники находит инвестора и вместе с ним создают свою криптовалюту на заранее спланированных алгоритмах (на своих самых-самых надёжных )
- заранее разрабатывается свой ASIC под вычисления своих алгоритмов
- появившаяся криптовалюта демонстрирует удивительный рост по отношению к остальным (благодаря вливаниям инвестора и хорошо проплаченной пиар-компании)
- и тут "о чудо!!!" ... некая фирма как раз "случайно" выпустила платы на как раз "случайно" вышедших ASIC-ах которые максимально быстро выполняю/считают для майнинга (вель алгоритмы свои же)
- народ продаёт последние трусы/машину, бежит затариваться ещё одним десятком плат для майнинга ... разметает все склады ... измученные лица, очереди, кровь, пот, слёзы ... драки за последнюю плату для майнинга виртуальной халявы
- потом хакеры ломают хаб (инвестор вывели бабло), майнинг перестаёт окупаться так как вычислено уже слишком много, электричество уже дороже ... эйсики проданы по отличной цене (дефицит всё-таки)
- остальным объясняют, что мол это всё злые хакеры, кроме того многие опоздали, так как поздно пришли в майнинг ... а вот некоторые счастливчики успели заработать на яхту (интервью, пиар) .... вообщем, вот вам новая криптовалюта 2.0 Classic ... она гараздо надёжнее, вот новый ASIC ... налетай разбирай, будь первым ... ведь есть ещё машина дедушки, дача бабушки и детские игрушки
- не совсем по-совести, но так хоть будут покупать свою электронику / финансировать свою электронную промышленность ... а пока всё идёт на запад

Ну если в качестве хохмы, то некоторые микросхемы умеют неплохо sha-256 считать в свободное от основной работы время.
То что у вас, как то слишком сложно.

Мде, вся мякотка как раз в этом "сложно". И эти некоторые микросхемы с ихним SHA уже "не то", а то что выгодно - оно уже требует гектары GDDRx. Что если появится фирма на букву М со своей крутой валюткой, а потом выкатит чипики?..

Предлагаю на этом завершить хихи и офтоп. Даю установку зарабатывать ярды на high-end FPGA Ну или аналогах FTDI, но это уже не к этой теме...

посмотрел Xilinx ISE его линуксовый дистрибутив ... и ... пристегните ремни, оденьте памперсы ... все динамически подключаемые *.so-библиотеки (а у них код сосредоточен именно в них, исполняемые файлы зачастую имеют минимальный размер) ... скомпилированы таким образом, что все функции занесены в таблицу экспорта и как следствие покрыты символами (по сути мы получаем тот-же эффект отладочных символов по функциям) ... причем начал смотреть со старых версий ... ISE 6..8...12..13 ... там покрытие плавает 95-99% ... но каково было моё удивление, когда я взял последний линуксвой дистрибутив ISE 14.7 под линукс, а там не просто покрытие в 100% ... там символов в таблице экспорта даже больше чем функций (бывает, не будем вдаваться в детали). Некоторые второстепенные утилиты (например fpgaeditor) имеют в себе DWARF, т.е. самые что ни есть отладочные символы. Сказка одним словом! Уверен, что такая же картина и в последнем Vivado под линукс (он чисто 64-битный, не была соотв. виртуалки с линухом чтобы развернуть). А там новая Xilinx HLS технология ...

Если сравнивать покрытие символами через таблицу экспорта и отладочные символы, то картина лёгкости извлечения код/алгоритмов премерно такая:

Код - 100%
отладочные символы - 90%
занесение всех функций в таблицу экспорта - 80-85% ... так как тут уже отсутвуют имена параметров функций ... информация о структурах и константах (но она не всегда есть и в отладочных символах)

Также посмотрел текущую Lattice Diamond IDE линукс версию, и там тоже схожая картина по модулям самого Lattice (взгялнуд только на плейсер/роутер) ... ... короче говоря, можно реверсить пока харя не треснет

Причем в виндовых версиях IDE Xilinx и Lattice ситуация прямо противоположная ... с реверсингом там будет очень туго

Почему они так делают, предположения у меня следующие:
- для тестирования юнит-тестами / TDD (test driven development)
- неправильные настройки компилятора?
- неправильно сделали общий макрос переключения экспорта/импорта для всех типов?
- ... вообщем явно что-то упустили

Также посмотрел Synopsis Sinplify Pro ... что идёт вместе с Lattice и Китайским GoWin под линукс ... похожей картины не наблюдается, ни отладочных символов, ни больших таблиц экспорта.

Если сотрудники ПКК Миландр читают эту тему, то есть мысль взять aog255 на удалёнку (он видимо из Курска).
Моя же версия картины такова, чисто предположение: они просто обложились патентами, которые и так общедоступны, и им нет смысла скрывать отладочные символы, наоборот, спровоцировать конкурента заехать на их "интеллектуальную собственность" и патенты, чтобы потом засудить. В РФ же и других адекватных странах (кто же добровольно согласится узаконить свое отставание?), патенты на ПО и алгоритмы не действительны, чем и следует пользоваться.

Тут я с вами не соглашусь так как они перехитрят сами себя:

1) сразу отпадает необходимость в каких-либо проверках лицензии так как она вырезается за считанные секунды/минуты (у китайского плайсера/роутера вообще вызывается одна функция CheckLicense в самом начале главного метода main ... мы с колейгой даже посмеялись, подсчитывая сколько секунд и кликов надо чтобы вырезать)

2) у ксилинкса есть файлы в которых описана структура плис, задержки и другие всевозможные параметры ... так они упакованы и зашифрованы, но с отладочными символами это всё теряет смысл так как функции распаковки и ключи дешифровки сразу видны ... слишком много информации открывается любому желающему ... судя по библиотекам Interference у них есть даже функционал расчета взаимодействия электромагнитных полей внутри ПЛИС (к слову о том сколько информации о самих чипах хранится в их средах разработки)

3) изучение готовых алгоритмов которые разрабатывались десятки лет как у Xilinx-а и в которые вкладывались миллиарды (учитывая что Xilinx сейчас занимает самую большую долю глобального рынка) мягко говоря существенно сэкономит время разработки своих или модифицированных алгоритмов которые уже не подпадают под патенты ... ведь не просто так у них конторы разрабытывающие ПЛИС плодятся как грибы

... скорее всего просто имеет место быть простое раздолбайство или просто отсутсвие понимания того, насколько далеко ушли средства, технологии и неоф. наука реверс инжениринга

Посмотрел последнюю Виваду, с ней всё также как и с ISE.

Также посмотрел альтеру, и там таблицы экспорта ... но! ... там много странностей и неприятностей. Например, как-то подозрительно много функцией вызывает через указатель вычисляемый динамически во время выполнения, т.е. IDA не может в таком случае наложить символы. Поэтому, тут на первый взгляд всё сложнее чем с ксилинксом.

--------------------------

На этом я завершаю данную серию постов про устойчивость тех или иных производителей ПЛИС к реверсингу. Напрашивается несколько выводов:

- чтобы отреверсить такую "дуру" как ксилинкс(альтеру), нужна армия программистов-реверсинженеров даже с учетом символов ... размер и качество аримии будет влиять на время завершения проекта ... если таковых нет, то обучить опытного программера пониманию FPGA легче, чем наоборот
- как вариант Миландру можно рассмотреть покупку того же Synplify Pro синтезатора, и отреверсить/разработать плейсер-роутер самим как это сделали китайцы
- примечательно, что если найти самый старые среды разработок от ксилинкса, альтеры и латтисе, то они тоже в своих первых средах использовали сторонние синтезаторы (восновном Synplify Pro и Aldec)
- также по размеру бинарников трёх производителей, складывается ощущение, что синтезатор сложнее и имеет больший объём кода (хотя тут я могу ошибаться)
- реверсинг данных сред разработки трёх производителей ПЛИС также, теоретически, позволяет создать очень востребованный инструмент, аналог IDA только под ПЛИС. Такого инструмента до сих пор нет на рынке и тот кто первый его создаст (если это вообще возможно) будет бабло грести лопатой (поинтересуйтесь сколько стоит IDA и плагины декомпиляторов под неё).

-------------------------------

P.S.:
- самым открытым к реверсингу оказались (рейтинг в порядке очереди): Китайский GoWin (плейсер/роутер), Xilinx, Lattice, Altera ... только Linux-дистрибутивы
- самым защищённым от реверсинга из просмотренного оказался Synplify Pro (даже Linux-дистрибутивы)

ещё пару моментов: посмотрел каденс ммсим, сплошные отладочные символы в линукс дистрибутивах ... и такая же картина ещё во многих-многих других высокотехнологических (оч. дорогих) продуктах ... масштабы таковы, что тут нужен серьёзный подход масшатаба крупной корпорации или даже гос-ва

Я абсолютно уверен, соответствующие сотрудники Миландр уже скачали все эти дистрибутивы. Тем не менее, для Verilog->RTL уже был выбран Yosis и мне кажется это хороший выбор. Поможет ли чужой код без документации разработать эффективную реализацию трассировщика? Мысль, быть может больше пользы если до этого дойдут самостоятельно? Может для своей архитектуры проще своим путем идти? Оставим это компетентным профессионалам. А остальное можно в личке обсудить

Подождем отладочных плат, тестовой версии САПР + связки с симулятором - тогда можно будет оценить без обладания живой ПЛИСиной.

кадэнс ммсим, это уже не плис ... это более глобально ... просто тут образовалась хорошая площадка для общения, которая позволяет привлечь внимание, расширить кругозор и открыть новые возможности для всех интересующихся у кого есть возможности и средства использовать данный потенциал ... ладно, постараюсь больше не оффтопить

Коллеги aog255, LinuxFanatic, я не имею отношения к этому проекту, но я FPGA пользователь (Xilinx), соответственно пишу в этой теме исключительно от собственного лица.
У меня сложилось впечатление, что вы как то с чистого листа начали реверсировать софт. На мой взгляд, так алгоритмы в него заложенные не понять.

У Xilinx есть xdl (Xilinx Design Language), позволяющие работать непосредственно с PIP.
Т.е. архитектура через это, можно сказать открыта. Вроде бы вот такая команда ее отдает: xdl -report -pips -all conns <device name> (я лично не пробовал)
Если хотите в деталях и на транзисторах, то есть еще такой сайт patents.google.com, где более тысячи патентов записаны только лишь на Xilinx. А, что бы начать в это погружаться есть еще книжки от создателей и т.п.

Есть еще довольно много народу которые пытаются сделать из google("bitstream to netlist") и наоборот, а также расшифровать формат bitstream. Есть открытые библиотеки от энтузиастов этого дела Fpgatools, Torc library и наверное еще какие то.

Ничего мы не начали, я просто беглым взглядом прикинул, возможен ли тут реверсинг вообще или нет. Оказалось, что более чем возможен и даже рентабилен, при условии, что этим займётся серьёзная команда в полный рабочий день и на зарплате. Одному тут делать нечего. И, скорее всего, работа тут должна будет вестись от некоторого созданного для этой цели юр. лица и не будет это всё открыто декларироваться. Сложных организационных моментов много, кому надо, сами примут все решения ... я тут просто поделился некоторыми идеями ...

По поводу алгоритмов могу сказать по собственному опыту: ничто так не объясняет как работающий исходный код (самый достоверный источник). Я уже не говорю про отладку, при которой можно в замедленном действии посмотреть как это всё работает. Патенты, часто пишутся с замыливанием ключевых моментов технологии, так как если описать сильно подробно, то могут скопировать + добавить/разработать модификацию, чтобы вывести из-под патента и зарегистрировать как своё альтернативное. А некоторые страны (например Китай) могут вообще положить большой и толстый на западную систему патентов, и использовать чисто для своих внутренних (военных) нужд. Поэтому патенты зачастую пишутся так, чтобы повозможности помешать копированию технологии и не дать реального представления о ней.

Другое дело, что имея код, все остальные источники (патенты, книги, документация) можно использовать как описание к коду.

Здравствуйте!
Есть ли новости по этому проекту?
Можно ли ожидать весной первых образцов?

Весной уже можно ожидать уже вторую версию образцов.
Столкнулись с низкой эффективностью трассировщика, на первой ревизии. Исходя из этого опыта переработана и топология, и САПР.

Будет ли представлен отладочный комплект, когда возможно оформить заказ.
Будет ли информация на офф. странице, а то спецификация только на форуме