Миландр

Ключевым подразделением нашей компании является Центр Проектирования интегральных микросхем
Текущее время: 2017-дек-16 19:58

Часовой пояс: UTC + 3 часа




Начать новую тему Ответить на тему  [ Сообщений: 155 ]  На страницу Пред.  1 ... 5, 6, 7, 8, 9, 10, 11  След.
Автор Сообщение
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-апр-28 12:03 
Не в сети

Зарегистрирован: 2009-май-22 09:01
Сообщения: 1271
Откуда: АО "ПКК Миландр"
ElgDante писал(а):
Добрый день!
Не нашел в документации информации о периферийном сканировании. Поддерживает ли данная микросхема эту функцию? И если да, нет ли описания регистра периферийного сканирования, а также коды команд IDCODE, SAMPLE/PRELOAD и EXTEST?


Напишите в суппорт, вышлют bsdl файл.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-апр-28 13:37 
Не в сети
Аватара пользователя

Зарегистрирован: 2015-июн-16 11:58
Сообщения: 8
Откуда: АО "ПКК Миландр"
QuadMan писал(а):
Скажите пожалуйста, у нас есть периферия, с которой мы работаем по внешней шине - в BE8T при записи/чтении области EXTERNAL_BUS из PERIPHERAL SECTION процессор не будет пытаться кэшировать данные? В какой области надежнее разместить периферию с регистрами?

Кэширование внешней шины осуществляется только для диапазона 0x1000000-0x1FFFFFFF при установленных соответствующих битах в регистрах управления выбранной кэш-памяти.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-07 23:11 
Не в сети

Зарегистрирован: 2014-авг-05 17:25
Сообщения: 22
Подскажите, кто-нибудь использует кейловский компилятор v.6.6 для этого процессора? Я работал с 5-й версией, и вот решил перейти на 6. Код хоть скомпилировался и зашился, но дальше сразу попадает в Hard Fault. Вот и думаю - может быть есть какая-то несовместимость, хотя по документации компилятор обещает корректно работать на архитектурах ARMv7 и старше.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-11 10:05 
Не в сети

Зарегистрирован: 2010-сен-21 12:57
Сообщения: 641
Откуда: г. Санкт-Петербург
Версия 2.6.0 от 16.03.2017
регистры CLKCNTR->PER0, CLKCNTR->PER1
назначение бит отличаются от версии 2.5.0 от 12.12.15
Где правда?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-11 18:11 
Не в сети

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 48
Здравствуйте! Верна спецификация 2.6.0 от 16.03.2017, единственное, что биты в таблице регистра PER1_CLK сместились. В ближайшее время исправим и обновим на сайте.

_________________
Отдел технической поддержки support@milandr.ru


Последний раз редактировалось Ekaterina 2017-июн-02 14:30, всего редактировалось 1 раз.

Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-11 22:38 
Не в сети

Зарегистрирован: 2010-сен-21 12:57
Сообщения: 641
Откуда: г. Санкт-Петербург
Ekaterina писал(а):
Здравствуйте! Верна спецификация 2.6.0 от 16.03.2017, единственное, что биты в таблице регистра PER1_CLK сместись. В ближайшее время исправим и обновим на сайте.

Согласно СП 2.5.0 и файла boot_per.h:
PWR_EN - бит 2 (в сп 2.6.0 - 3)
FTMODE_EN бит 3 (в сп 2.6.0 - 4)
WDT_EN - бит 4 (в сп 2.6.0 - 6)
OTP_EN- бит 6 (в сп 2.6.0 - 9)
в сп 2.6.0 появился непонятный бит RTC_EN - бит 2?
в сп 2.6.0 в регистре PER1_CLK отсутствует MIL1_EN?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-12 08:36 
Не в сети

Зарегистрирован: 2010-сен-21 12:57
Сообщения: 641
Откуда: г. Санкт-Петербург
Попробовал определить каким битом регистра PER0_CLK управляется тактирование OTP_CNTR.
Обнаружил следующее:
При обнулении бит 1-12 PER0_CLK, регистр OTP_CNTR->CNTR читается и пишется.
Означает ли это, что тактирование OTP_CNTR включено постоянно и не зависит от состояния бит PER0_CLK?
какие еще модули периферии тактируются постоянно, независимо от состояния регистров PER0_CLK, PER1_CLK?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-30 14:44 
Не в сети

Зарегистрирован: 2014-авг-05 17:25
Сообщения: 22
Подскажите, как понять ревизию микросхемы.
К примеру, у меня процессор с кодом 1651 - это 3-я ревизия?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-май-31 16:40 
Не в сети

Зарегистрирован: 2017-май-31 15:10
Сообщения: 16
Откуда: АО "ПКК Миландр"
1651 была была замаркирована партия образцов 1986ВЕ8Т.(если нет буквы К или ромбика)
В которой использовался кристалл rev3.

_________________
Отдел технической поддержки support@milandr.ru


Последний раз редактировалось Artem1 2017-сен-06 08:56, всего редактировалось 1 раз.

Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-июн-01 15:11 
Не в сети

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 48
Здравствуйте, Василий!
В настоящее время актуальной является версия спецификации 2.7.0 от 12.05.2017. Расположение битов проверено главным конструктором, является верным.
RTC_EN - это бит инициализирующий тактирование часов реального времени.
Про бит MIL1_EN уточню.
Что касается вопроса, какая периферия тактируется независимо от состояния регистров PER0_CLK и PER1_CLK, то это DMA, RAM, ROM, OTP (все то, что на AHB шине).
Но, например, блоки Ethernet и SpaceWire частично тактируются постоянно (интерфейсная часть).

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-июн-01 15:49 
Не в сети

Зарегистрирован: 2010-сен-21 12:57
Сообщения: 641
Откуда: г. Санкт-Петербург
Ekaterina писал(а):
...
Что касается вопроса, какая периферия тактируется независимо от состояния регистров PER0_CLK и PER1_CLK, то это DMA, RAM, ROM, OTP (все то, что на AHB шине)...

Если OTP, DMA, RAM тактируются постоянно, то какое назначение бит 8,9,11 (MDR_RAM_EN, MDR_OTP_EN, MDR_DMA0_EN) регистра PER0_CLK? (стр.87 СП)


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-июн-02 14:30 
Не в сети

Зарегистрирован: 2017-фев-14 11:21
Сообщения: 48
Здравствуйте, Василий!
Спасибо за Ваши замечания.
Это неточности в спецификации. Будет исправлена горизонтальная таблица расположения битов PER0_CLK - там должны стоять прочерки для битов [12:0], также, как и в вертикальной.
Кроме того, бит MDR_MIL1_EN все-таки должен быть в регистре PER1_CLK. Изменения, после уточнения, главным конструктором уже внесены в спецификацию(MIL1_EN - это бит [21]), но пока она не доступна для размещения на сайте и для скачивания.

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-июн-20 10:56 
Не в сети

Зарегистрирован: 2016-ноя-23 05:50
Сообщения: 12
Откуда: Омск
Ekaterina писал(а):
Здравствуйте, Василий!
В настоящее время актуальной является версия спецификации 2.7.0 от 12.05.2017. Расположение битов проверено главным конструктором, является верным.
RTC_EN - это бит инициализирующий тактирование часов реального времени.
Про бит MIL1_EN уточню.
Что касается вопроса, какая периферия тактируется независимо от состояния регистров PER0_CLK и PER1_CLK, то это DMA, RAM, ROM, OTP (все то, что на AHB шине).
Но, например, блоки Ethernet и SpaceWire частично тактируются постоянно (интерфейсная часть).

Почему в сп 2.7.0 исчезло описание регистра тактирования MIL (адреса 0x40000148 - 0x40000154 теперь считаются зарезервированными)? Означает ли это, что оба MIL микроконтроллера всегда тактируются? Если да, то как настроить частоту тактирования?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-июн-26 13:12 
Не в сети

Зарегистрирован: 2017-май-31 15:10
Сообщения: 16
Откуда: АО "ПКК Миландр"
За тактирование MIL1 и MIL0 отвечают биты регистра PER1_CLK:

PER1_CLK[21](имя бита: MDR_MIL1_EN)
Бит разрешения тактирования частотой MIL1
0 – тактирование запрещено
1 – тактирование разрешено

PER1_CLK[19](имя бита: MDR_MIL0_EN)
Бит разрешения тактирования частотой MIL0
0 – тактирование запрещено
1 – тактирование разрешено


MIL тактируется от PCLK (она же HCLK). Необходимо выполнить всю процедуру, описанную в пункте 7.22.7 Инициализация (Перед началом работы с контроллером в первую очередь необходимо сбросить контроллер, чтобы очистить все регистры сообщений. Это достигается установкой бита MR регистра CONTROL в логическую единицу. Затем бит необходимо сбросить в нуль. Далее нужно задать в регистре CONTROL значение делителя частоты DIV таким образом, чтобы при делении частоты ядра HCLK на это значение получить опорную частоту блока контроллера 1 МГц.)
Информация о тактировании контроллеров MIL будет добавлена в новую версию спецификацию.
_________________
Отдел технической поддержки support@milandr.ru

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Техническое описание 1986ВЕ8Т
СообщениеДобавлено: 2017-авг-02 13:26 
Не в сети

Зарегистрирован: 2016-мар-17 14:12
Сообщения: 52
В спецификации 2.8.0 обнаружены следующие ошибки:

Рисунок 2 – Структурная блок-схема для микросхем 1986ВЕ8Т

На схеме изображен только один блок UART вместо UART0 + UART1.

7.2 Контроллер тактовых частот (CLKCNTR)

1) Рисунок 33 – Формирование тактовых частот

а) На схеме дважды встречается блок PLL1 и ни разу PLL0.

б) В правом верхнем углу нарисован блок PERCNTR с торчащими из
него 64 тактовыми частотами. В дальнейшем описании ни про
этот блок, ни про эти частоты нет ни слова.

2) По тексту

О процессорном ядре то и дело говориться во множественном
числе.

3) 7.2.2 Схема контроля тактовых частот

Написано: Отключение генератора HIS выполняется...
Должно быть: Отключение генератора HSI выполняется...

4) Таблица 24 – Описание регистров

Отсутствует описание регистров блоков умножения PLL1 и PLL2.

5) 7.2.3.2 Регистр MAX_CLK

Написано: 4’b 00000 – Генератор HIS
Должно быть: 4’b 00000 – Генератор HSI

там же

Написано: 4’b 00001 – Генератор HIS/2
Должно быть: 4’b 00001 – Генератор HSI/2

там же упоминаются несуществующие PLL3 ... PLL7 (встречается не только
в этом месте)

6) 7.2.3.4 Регистр PER0_CLK

Написано: MDR_TMR3_EN - Бит разрешения тактирования частотой TMR4
Должно быть: MDR_TMR3_EN - Бит разрешения тактирования частотой TMR3

7) 7.2.3.26 Регистр PLLn_CLK

В описании битов 14…8 написано:
Полученная частота FINT после умножения на N и деления на Q+1
должна быть в диапазоне от 75 до 150 МГц.

Возможно следует заменить на:
Частота FINT полученная после умножения FIN на N и деления на Q+1
должна быть в диапазоне от 75 до 150 МГц.

8 ) 7.2.3 Описание регистров

В таблицах, описывающих отдельные регистры, поле REG Name: задано
неправильно для следующих регистров: CPU_CHK0, LSI_CHK1, EPHYn_CLK,
UARTn_CLK, SSPn_CLK, RTC_CLK.

9) 7.2.3.35 Регистр UARTn_CLK

В поле Offset= указаны 6 смещений, хотя UART'ов только два.

10) 7.2.3.36 Регистр SSPn_CLK

В поле Offset= указаны 6 смещений, хотя модуль SSP всего один.

11) 6.2.6 Монитор частоты внешних генераторов и PLL (CLKCNTR)

Написано: ...определения следующие события сбоев...
Должно быть: ...определения следующих событий сбоев...

12) Рисунок 11 – Формирование сигналов сброса

а) На схеме не отражено, что сигналы RSTn0 и RSTn1 объединены
логическим И.

б) Сигнал, который далее в пункте 6.3.4 называется SYS_RESET_REQ
на схеме называется SYSRESETnREQ.

13) 6.3.5 Сигналы аварийного сброса FT_RESET

Написано: ...факт появления сигнала FT_RESETn фиксируется...
Должно быть: ...факт появления сигнала FT_RESET фиксируется...

14) 6.3.6 Сигналы сброса сторожевого таймера IWDG_RESET

Написано: Факт появления сигнала WDG_RESET фиксируется...
Должно быть: Факт появления сигнала IWDG_RESET фиксируется...

15) Таблица 5 – Режимы работы микроконтроллера

Режимы SPI1+JA, SPI2+JB, SPI3+JA заставляют думать, что в
контроллере имеются 4 SPI контроллера, хотя там есть лишь один
SPI0, который к тому же называется SSP0.

16) 6.4.7 Режим SPI0+JB

Возможно следует определиться с названием модуля SPI0 или SSP0,
а не использовать то одно название, то другое.

17) Таблица 15 – Распределение адресного пространства периферии

Для областей, соответствующих строкам 43 и 44 таблицы, используются
одинаковые имена - MDR_ARCRX0. В строках 45, 46 одинаковые имена -
MDR_ARCTX0.

18 ) Таблица 16 – Распределение внутреннего адресного пространства ядра

Написано: 0хE000_EF00 - NVIC - Регистры контроллера прерываний

На самом деле по адресу 0хE000_EF00 находится регистр SYS_STIR
(Software Triggered Interrupt Register). Про NVIC правильно сказано
в третьей строке таблицы - 0хE000_E100.

19) 7.6 Контроллер сторожевых таймеров (WDTCNTR)

а) В данном разделе этот контроллер попеременно называется то WDTCNTR,
то WDT_CNTR, то IWDG_CNTR.
б) В разделе про тактирование (7.2) ничего нет про тактирование
сторожевого таймера. Как разрешить его тактирование?
(в таблице, описывающей CLK_PER0 отсутствует описание битов с 0 по 12)
в) Написано: Сторожевой таймер выполнен в виде сбоеустойчивой логике,
т.е. при возникновении одиночного сбоя...


Последний раз редактировалось Alex1979 2017-авг-11 10:27, всего редактировалось 2 раз(а).

Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 155 ]  На страницу Пред.  1 ... 5, 6, 7, 8, 9, 10, 11  След.

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 3


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Перейти:  
Powered by phpBB® Forum Software © phpBB Group
Русская поддержка phpBB