Миландр

6.3.3 Мультипроцессорное пространство
Мультипроцессорное пространство показывает, как каждый процессор
кластера видит внутреннюю память любого другого процессора. Это позволяет
одному процессору легко записывать и считывать данные других процессоров в
мультипроцессорной системе. Широковещательное пространство (broadcast)
позволяет получать доступ по записи во все процессоры кластера одновременно.
Каждый процессор в кластере имеет свой ID. Верные значения ID лежат в диапазоне
от 0 до 3. Значения от 4 до 7 зарезервированы. Внешние мультипроцессорные
адреса разделены на поля, как показано ниже (Таблица 21).

При выборе режима загрузки EPROM процессор инициализирует канал 0
внешнего порта DMA для передачи 256-ти 32-разрядных слов кода из загрузочного
EPROM в ячейки 0x00-0xFF блока внутренней памяти 0 процессора.

6.4.7 Интерфейс EPROM
Процессор имеет возможность работать с внешней 8-разрядной
перепрограммируемой памятью типа EPROM. Во время сброса процессор может
быть сконфигурирован для загрузки из внешнего EPROM. В этом случае программа
загружается из EPROM во внутреннюю память автоматически как часть
последовательности сброса. Для этой цели используется канал 0 DMA.
Поскольку разрядность шины данных памяти EPROM составляет 8 бит,
внешний интерфейс процессора упаковывает принимаемые байты в 32-разрядные
данные.
Процессор может работать с EPROM не только во время сброса. Имеется
возможность доступа и в процессе выполнения программы. Однако в работе с
EPROM имеется одна особенность – память EPROM не является частью адресного
пространства процессора. Процессор поддерживает словную адресацию внешней
памяти, а память EPROM имеет байтовую организацию. В связи с этим для работы с
EPROM можно использовать только канал общего назначения DMA. Для работы с
EPROM тип обмена в ТСВ канала устанавливается равным 6. При чтении EPROM,
обмен может происходить только между EPROM и внутренней памятью. Внешний
интерфейс определяет, что текущий запрос есть запрос DMA и его тип равен 6. Это
позволяет интерфейсу выбрать для обмена протокол медленного устройства с
фиксированным числом циклов внутреннего ожидания равным 16. При выполнении
внешней транзакции процессор активизирует линию nBMS для выбора EPROM. Для
передачи данных используются биты с 0 по 7-й шины данных.
......................

Появилась ли МБС в железе?
Будет ли правиться описание? Есть пара замечаний:

2. Всё же 6*32К*128bit.

2. Про внутреннюю память можно написать: 6*128К*32, 6*64К*64, 6*32К*128, 6*256К*16, 6*512К*8 и всё будет верно

Будет. Если считываем за раз 128 бит и выбираем нужное. А если считываем за раз 32 бита, то выбрать 128 затруднительно. Итого четырёхкратная разница в пропускной способности ОЗУ.

тогда, если подчеркивать максимум пропускной способности одного блока памяти, то можно учесть что каждый из этих 6*32К*128 внутри разбит дополнительно на четные и нечетные
128-разрядные части. С учетом,например, того, что указатель стека всегда выровнен на границе 128 разрядного слова, нет проблем сразу читать за один такт 256 бит , либо столько же сохранять. Значит, 6*16К*256 ?

1. страница 71 спецификации на ВН028. последний абзац под картой памяти.

BY_man, предлагаю тут больше не флудить. Приглашаю разработчиков камня к дискуссии ))