nik_s писал(а):
Здравствуйте,
Прорабатываем вопрос замены TS201 в своих изделиях на ваши процессоры.
После прочтения выложенной на сайте спецификации на 1967ВЦ2Ф остался вопрос - как определяется частота ядра PLL? Судя по рисунку из раздела "Диапазон изменения тактовой частоты", это должно происходить как-то при помощи цепи обратной связи с делителем DIVF, но вот как именно - из спецификации не ясно.
Кроме того, два более частных вопроса:
1) Вроде как в последней версии процессора выводов DIVR нет - как будет определяться коэффициент этого делителя (или он будет отсутствовать вовсе)?
2) Какой уровень на выводе E_PLLBP включает режим компенсации?
1.
Вложение:
1.png [ 26.72 КБ | Просмотров: 4279 ]
DIVR – отсутствует. Входная частота напрямую поступает на PLL
DIVF – значение кода + 1
DIVQ – 2^значение кода
RANGE – 000 – bypass,
001 – 10-16 МГц,
010 – 16-25 МГц,
011 – 25-40 МГц,
100 – 40-65 МГц,
101 – 65-100 МГц,
110 – 100-160 МГц, (не гарантируется)
111 – 160 – 200 МГц (не гарантируется)
2. Компенсация включается при E_PLLBP = 0