Миландр

Добрый день!
В описании на стр.906 в таблице 357 присутствуют внешние прерывания EXT_INT1-EXT_INT4, однако их место расположения не совпадает с таблицей 1(описание выводов).Подскажите пожалуйста какой таблице верить.Спасибо!

Спасибо. Поправим.

Поправили?

Поправили.
На днях выложим.

Последняя версия спецификации

Здравствуйте. На вашем сайте http://milandr.ru/index.php?mact=Products,cntnt01,details,0&cntnt01productid=235&cntnt01returnid=68 и в последней спецификации указано, что тактовая частота RISC-ядра до 100 МГц, в то же время на структурной схеме http://milandr.ru/uploads/doc_img/production/1901VC1_shema_small.gif указана частота RISC-ядра 70 МГц, а в старых версиях спецификации была указана частота 80 МГц. Какова же все-таки реальная максимальная частота для данного ядра?

Здравствуйте. Спецификация обновляется и поправляется, картинка времён прототипа на плис. Чисто логически так.

_________________
сочувствующий…

До 100 МГц оба ядра.

Здравствуйте, коллеги!
1)Можете выслать руководство по эксплуатации на МК 1901ВЦ1Т ТСКЯ.431296.002 РЭ?
2) Согласно спецификации на МК 1901ВЦ1Т адресные входы ADDR22, ADDR23 находятся на тех же выводах что и вход внешнего резонатора OSC_32. Можно ли использовать шину адреса с ADDR0 по ADDR21 и подключить резонатор OSC_32? Или порт E нельзя частично использовать под адрес и придется работать с ADDR(31:0) без резонатора OSC_32?

1. Напишите запрос в наш отдел технической поддержки.
2. Можно сконфигурировать часть порта Е под адрес, а часть под другие нужды, в том числе под OSC_32.

Здравствуйте. На стр. 54 в таблице 4–9 – Режимы первоначального запуска микроконтроллера указано, что значение MODE[2:0] = 000 задает режим "Микроконтроллер
без отладки", а описании сказано "... При этом установлен отладочный интерфейс JTAG_B". Так с отладкой или без отладки должен быть режим при данной конфигурации?

При установке MODE[2:0] = 000 возможна отладка по интерфейсу JTAG_B. Исправим в спецификации.

В заголовочных файлах на данный МК обнаружил дополнительные регистры для управления портами ввода-вывода: PORTx_SET; PORTx_CLR; PORTx_RD. Вроде работают. В спецификации о них ни слова. Хотелось бы узнать, их просто еще не успели внести в документацию или есть какая-то иная причина?

Да, не внесли в спецификацию.

PORTx_SET - установка соответствующих битов порта (1 в соответствующем разряде устанавливает бит в 1, 0 не оказывает влияния).
PORTx_CLR - сброс соответствующих бит порта (1 в соответствующем разряде сбрасывает бит в 0, 0 не оказывает влияния).
PORTx_RD - чтение значения, записанного в выходной регистр порта.