Миландр
http://forum.milandr.ru/

1901ВЦ1Т
http://forum.milandr.ru/viewtopic.php?f=36&t=467
Страница 1 из 7

Автор:  Yura [ 2011-сен-29 09:03 ]
Заголовок сообщения:  1901ВЦ1Т

1901ВЦ1Т

Добрый день.
Получены первые образцы двухъядерника, доступны отладочные комплекты. Спецификация будет недели через 3.

Вложения:
Комментарий к файлу: схематик, pcb и описание платы.
1901VC1.rar [812.03 КБ]
Скачиваний: 393
Комментарий к файлу: Структурная схема
1901VC1_shema.gif
1901VC1_shema.gif [ 47.51 КБ | Просмотров: 17023 ]
Комментарий к файлу: Демонстрационная плата.
1901VC1T_plata.jpg
1901VC1T_plata.jpg [ 156.82 КБ | Просмотров: 17023 ]

Автор:  Heyga4Huk-man [ 2011-ноя-03 15:28 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

подскажите, какая архитектура DSP-ядра, TMS?

Автор:  Yura [ 2011-ноя-03 22:05 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Heyga4Huk-man писал(а):
подскажите, какая архитектура DSP-ядра, TMS?

Да, такая же как и у 1967ВЦ1Т.

Автор:  Kosta [ 2011-ноя-04 09:46 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Так все же, какая тактовая ARM-ядра: 70 МГц, 80 МГц или 100 МГц? Везде по разному.

Автор:  Heyga4Huk-man [ 2011-ноя-04 18:46 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Yura писал(а):
Heyga4Huk-man писал(а):
подскажите, какая архитектура DSP-ядра, TMS?

Да, такая же как и у 1967ВЦ1Т.


Ага. А архитектура 32-битного ядра?
Если ARM, то как ориентировочно предполагается их программировать? Keil или IAR смогут сгенерировать код для ARM и TMS?
Или предполагается использование Code Composer?

Автор:  Yura [ 2011-ноя-07 17:22 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Kosta писал(а):
Так все же, какая тактовая ARM-ядра: 70 МГц, 80 МГц или 100 МГц? Везде по разному.

Пока в ТУ стоит 70 МГц, в феврале 2012 будет уточненная информация.

Автор:  Yura [ 2011-ноя-07 17:29 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Heyga4Huk-man писал(а):
Yura писал(а):
Heyga4Huk-man писал(а):
подскажите, какая архитектура DSP-ядра, TMS?

Да, такая же как и у 1967ВЦ1Т.


Ага. А архитектура 32-битного ядра?
Если ARM, то как ориентировочно предполагается их программировать? Keil или IAR смогут сгенерировать код для ARM и TMS?
Или предполагается использование Code Composer?

RISC-ядро аналогичное 1986ВЕ9х. С RISC-частью работаете из CodeMaster-ARM, Keil uVision, IAR Embedded Workbench...Параллельно с DSP-частью работаете из CodeComposerStudio.

Автор:  Kosta [ 2011-ноя-07 18:23 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Yura писал(а):
Kosta писал(а):
Так все же, какая тактовая ARM-ядра: 70 МГц, 80 МГц или 100 МГц? Везде по разному.

Пока в ТУ стоит 70 МГц, в феврале 2012 будет уточненная информация.

А с чем связано снижение частоты по сравнению с 1986ВЕ91? Хотелось бы преемственности...

Автор:  prostoRoman [ 2011-ноя-08 08:22 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

1. У DSP ядра память программ -- SRAM? Ошибки нет?

2. RISC ядро обзавелось кешем? А растянуть оперативочку до тех же 128кб забыли...

Автор:  -=Sergei=- [ 2011-ноя-08 09:40 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

prostoRoman писал(а):
1. У DSP ядра память программ -- SRAM? Ошибки нет?

2. RISC ядро обзавелось кешем? А растянуть оперативочку до тех же 128кб забыли...



Да, у DSP память программ 128Кбайт SRAM. Т.е. после включения туда должна быть скопирована программа для DSP. Толи из внутренней Flash Risc-a толи из внешней, на усмотрение пользователя. Так же у DSP есть еще 128 Кбайт SRAM под данные.

Вся память DSP отображена в адресное пространство RISC. Таким образом помимо своих 32 Кбайт ОЗУ, RISC имеет доступ к 256 Кбайт-ам памяти DSP. Единственное отличие этой памяти, что обращение в DSP память имеет большее время, за счет того что приходится проходить через мост (большая латентность).

RISC обзавелся кешем для инструкций и константных данных (которые "прошиты" во Flash), благодаря кешу, удалось повысить производительность на большей частоте, за счет "съедания" дополнительных тактов ожидания при выборке из Flash. Таким образом например, если 1986ВЕ91Т на частоте 80 МГц имеет производительность на тесте CoreMark равную ~127 (1,58 CoreMark/МГц), то 1901ВЦ1Т на частоте 70 МГц имеет производительность на том же тесте ~139 (1,99 CoreMark/МГц). Так что при меньшей частоте мы получили большую производительность.

Задел по повышению частоты есть, но он выливается в повышенный ток потребления и таким образом мы вываливаемся за рамки ТЗ, сейчас ведем работу по обоснованию этого и возможно при освоении в серийном производстве частоты будут увеличены.

Автор:  prostoRoman [ 2011-ноя-08 11:48 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

да, кеш рулит. большой кеш?
В зависимости от латентности DSP SRAM можно пробовать использоватьеё как кучу, оставив стек в RISC SRAM. Уже были такие мысли, но мне пока и этих ресурсов за глаза"

весьма познавательно, спасибо, -=Sergei=-!

UPD: так и не нашёл спецификации на него.

Автор:  -=Sergei=- [ 2011-ноя-08 12:10 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

prostoRoman писал(а):
да, кеш рулит. большой кеш?
В зависимости от латентности DSP SRAM можно пробовать использоватьеё как кучу, оставив стек в RISC SRAM. Уже были такие мысли, но мне пока и этих ресурсов за глаза"

весьма познавательно, спасибо, -=Sergei=-!

UPD: так и не нашёл спецификации на него.


256 байт инструкции и 256 байт под данные.

В принципе кучу можно в DSP SRAM убрать, единственное что я не знаю как это объяснить компилятору, традиционно куча должна быть в младших по отношению к стеку адресах, а DSP SRAM отображен выше.

Автор:  prostoRoman [ 2011-ноя-08 12:54 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

-=Sergei=- писал(а):
256 байт инструкции и 256 байт под данные.

В принципе кучу можно в DSP SRAM убрать, единственное что я не знаю как это объяснить компилятору, традиционно куча должна быть в младших по отношению к стеку адресах, а DSP SRAM отображен выше.

вполне нормально. блоками или пословно?

да, но совершенно необязательно. Указывается и настраевается в скриптах линковки. Я их ещё не прошарил =)

Код:
/*
* Linker script for Milandr ARM Cortex-M3
*/
/* Default linker script, for normal executables */
OUTPUT_FORMAT("elf32-littlearm", "elf32-bigarm",
         "elf32-littlearm")
OUTPUT_ARCH(arm)
ENTRY(_start_)
MEMORY
{
  text   (rx)   : ORIGIN = 0x08000000,   LENGTH = 128k
  data   (rw!x) : ORIGIN = 0x20000000,   LENGTH = 32k
}

/* higher address of the user mode stack */
_estack = ORIGIN(data) + LENGTH(data);

здесь _estack будет указывать на верхний край SRAM, а вот data будет указывать на начало используемой части DSP SRAM. приблизительно так.

Автор:  Kosta [ 2011-ноя-08 15:35 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

-=Sergei=- писал(а):
Задел по повышению частоты есть, но он выливается в повышенный ток потребления и таким образом мы вываливаемся за рамки ТЗ, сейчас ведем работу по обоснованию этого и возможно при освоении в серийном производстве частоты будут увеличены.

Помимо производительности, возникает необходимость формирования заданных частот переферийных модулей, например SPI. Допустим необходимо иметь тактовую SPI = 20 МГц, ее можно получть из HCLK = 80 МГц или из HCLK = 40 МГц, а при ограничении в 70 МГц придется "откатываться" на теже 40, что приведет к значетельному снижению производительности.
Лучше, конечно, макс. частоту сделать повыше, те же 80 МГц.

Автор:  Kosta [ 2011-дек-25 06:58 ]
Заголовок сообщения:  Re: 1901ВЦ1Т

Сделайте пользователям ВЦ1 новогодний подарок - выложите новую версию спецификации! :wink:

Страница 1 из 7 Часовой пояс: UTC + 3 часа
Powered by phpBB® Forum Software © phpBB Group
http://www.phpbb.com/