Миландр

Ключевым подразделением нашей компании является Центр Проектирования интегральных микросхем
Текущее время: 2018-ноя-14 18:21

Часовой пояс: UTC + 3 часа




Начать новую тему Ответить на тему  [ Сообщений: 57 ]  На страницу Пред.  1, 2, 3, 4  След.
Автор Сообщение
СообщениеДобавлено: 2014-сен-26 07:40 
Не в сети

Зарегистрирован: 2010-сен-21 12:57
Сообщения: 670
Откуда: г. Санкт-Петербург
Andrey писал(а):
vasili писал(а):
Andrey писал(а):
Сброс настройки возможен только через сигнал сброса всей микросхемы (внешний сброс с вывода), программный не сбрасывают всю микросхему

Пожалуйста поясните, что значит не сбрасывает всю. Можете сказать какие "части" микросхемы сбрасываются, а какие нет?
P.S. В описании к ошибке 20 не сказано, что сброс должен быть внешним.

Программный сброс сбрасывает прежде всего ядро. Настройки частот он не сбрасывает.

Что значит "прежде всего ядро"? Хотелось бы получить более четкий ответ, в связи с этим 2 вопроса:

1. Какие еще регистры периферии сбрасываются(не сбрасываются) программным сбросом?
2. Каковы отличия результатов выполнения программного сброса и сброса от WDT?
Пожалуйста ответьте.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2014-сен-26 08:19 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
vasili писал(а):
Andrey писал(а):
1. Какие еще регистры периферии сбрасываются(не сбрасываются) программным сбросом?
2. Каковы отличия результатов выполнения программного сброса и сброса от WDT?
Пожалуйста ответьте.


1. Не сбрасываются программным способом все регистры блока контроллера тактовой частоты.
2. Сторожевые таймеры WWDG и IWDG сбрасывают всё.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2014-дек-17 10:09 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
Новая версия Errata от 17.12.2014


Вложения:
errata1986BE1Т.pdf [640.63 КБ]
Скачиваний: 276
Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-янв-26 14:45 
Не в сети

Зарегистрирован: 2011-сен-20 11:53
Сообщения: 56
Исследую возможность использования 1986ВЕ1 в проекте, где требуется максимальная частота ядра и использование Ethernet.
в errata есть две ошибки:
1. одна требует частоту ядра как у Ethernet
"0010 Ошибка тактирования MAC контроллера" Рекомендации и способы: Тактировать MAC контроллер частотой равной частоте ядра не задавая делителей.
Т.е. как я понимаю частота ядра должна быть 25МГц

2. вторая требует максимальную частоту ядра:
"0021 Ограничения при работе буферов Ethernet контроллера в автоматическом режиме и режиме FIFO" Поэтому рекомендуется работать на частоте 144 МГц ....

Я правильно понимаю что это противоречивые требования, или работать без FIFO, или работать на 25 МГц?


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-янв-26 16:31 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
hardegor писал(а):
Исследую возможность использования 1986ВЕ1 в проекте, где требуется максимальная частота ядра и использование Ethernet.
в errata есть две ошибки:
1. одна требует частоту ядра как у Ethernet
"0010 Ошибка тактирования MAC контроллера" Рекомендации и способы: Тактировать MAC контроллер частотой равной частоте ядра не задавая делителей.
Т.е. как я понимаю частота ядра должна быть 25МГц

2. вторая требует максимальную частоту ядра:
"0021 Ограничения при работе буферов Ethernet контроллера в автоматическом режиме и режиме FIFO" Поэтому рекомендуется работать на частоте 144 МГц ....

Я правильно понимаю что это противоречивые требования, или работать без FIFO, или работать на 25 МГц?

25 МГц это частота для PHY. Ядро и MAC можно тактировать частотой до 144 МГц.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-янв-27 08:45 
Не в сети

Зарегистрирован: 2011-сен-20 11:53
Сообщения: 56
Andrey писал(а):
25 МГц это частота для PHY. Ядро и MAC можно тактировать частотой до 144 МГц.

Спасибо!
Просто в спецификации это не отражено, там вообще не существует частоты MAC, только бит разрешения тактирования MAC в регистре ETH_CLOCK.
На рисунке 22 есть выход делителя ETH_CLK, я правильно понимаю что именно биты ETH BRG [7:0] задают частоту MAC Ethernet и их надо устанавливать в 0 по причине "0010 Ошибка тактирования MAC контроллера"? А что тогда делают биты DIV в регистре MDIO_CTRL(Таблица 470)?

Хорошо бы на рисунке 134 указать схему тактирования контроллера Ethernet или явно описать в тексте.

Замеченные опечатки:
1. в таблице 473:
"без автоподсткойки;"
"режим пониженого потребелния;"
2. стр. 430 заголовок "Регистр расширеного управления автоподсткройкой"


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-янв-27 09:18 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
hardegor писал(а):
Andrey писал(а):
25 МГц это частота для PHY. Ядро и MAC можно тактировать частотой до 144 МГц.

Спасибо!
Просто в спецификации это не отражено, там вообще не существует частоты MAC, только бит разрешения тактирования MAC в регистре ETH_CLOCK.
На рисунке 22 есть выход делителя ETH_CLK, я правильно понимаю что именно биты ETH BRG [7:0] задают частоту MAC Ethernet и их надо устанавливать в 0 по причине "0010 Ошибка тактирования MAC контроллера"? А что тогда делают биты DIV в регистре MDIO_CTRL(Таблица 470)?

Хорошо бы на рисунке 134 указать схему тактирования контроллера Ethernet или явно описать в тексте.

Замеченные опечатки:
1. в таблице 473:
"без автоподсткойки;"
"режим пониженого потребелния;"
2. стр. 430 заголовок "Регистр расширеного управления автоподсткройкой"

ETH BRG [7:0] задают деление частоты для MAC, DIV в MDIO_CTRL задаёт деление частоты для интерфейса MDIO (синхросигнал MDC) между PHY и MAC. Более подробно этот интерфейс описан в разделе Блок PHY. Схема тактирования приведена на рисунке 22, сигналы тактирования Ethernet PHY_CLK, ETH_CLK.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-май-07 15:49 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
Новая версия Errata от 27/04/2015


Вложения:
errata1986BE1Т.pdf [784.8 КБ]
Скачиваний: 439
Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-ноя-05 11:34 
Не в сети

Зарегистрирован: 2015-ноя-05 11:22
Сообщения: 2
Такой вопрос.
Исправили в сентябрьской ревизии 1537 ядра ошибку под номером 0024, которая касается интерфейса по ГОСТ Р 52070-2003.
Звучит так - Ошибка GAPERR в режиме ОУ контроллера ГОСТ 52070-2003.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-ноя-05 12:21 
Не в сети

Зарегистрирован: 2010-июл-08 08:50
Сообщения: 734
Откуда: АО "ПКК Миландр"
copov писал(а):
Такой вопрос.
Исправили в сентябрьской ревизии 1537 ядра ошибку под номером 0024, которая касается интерфейса по ГОСТ Р 52070-2003.
Звучит так - Ошибка GAPERR в режиме ОУ контроллера ГОСТ 52070-2003.

Поясните, пожалуйста, фразу: "в сентябрьской ревизии 1537".

Вообще маркировка на микроконтроллере 1537 означает, что этот микроконтроллер с 4-ой ревизией кристалла внутри. В errata про 4-ю ревизию все написано.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-ноя-05 13:19 
Не в сети

Зарегистрирован: 2015-ноя-05 11:22
Сообщения: 2
Спасибо, понятно что этот глюк у сентябрьских 1986ВЕ1 остался.
P.S. Кстати ошибку 0011 с systick планируете исправлять или это навсегда?


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-ноя-05 14:03 
Не в сети

Зарегистрирован: 2010-июл-08 08:50
Сообщения: 734
Откуда: АО "ПКК Миландр"
copov писал(а):
P.S. Кстати ошибку 0011 с systick планируете исправлять или это навсегда?


Исправлять не планируется.

Откуда ноги растут...
Так как SysTick является частью ядра, а на высоких частотах работы (частоты более 25 МГц) необходимо приостанавливать тактовую частоту, поступающую на ядро, для корректного чтения инструкций из Flash-памяти, а что-то делать с этим никто не будет, то и работать в будущем SysTick будет также как и сейчас.


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-ноя-17 12:00 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
Новая версия errata от 17.11.2015


Вложения:
errata1986BE1Т.pdf [404.63 КБ]
Скачиваний: 275
Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2015-ноя-25 10:14 
Не в сети

Зарегистрирован: 2009-май-29 16:09
Сообщения: 590
Откуда: АО "ПКК Миландр"
Новая версия errata от 25.11.2015


Вложения:
errata1986BE1Т.pdf [416.91 КБ]
Скачиваний: 427
Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2016-янв-13 11:06 
Не в сети

Зарегистрирован: 2016-янв-13 10:40
Сообщения: 1
В 1986BE1 Series Errata Notice под номером 0023 "Искажение поля ID принимаемого пакета при арбитраже в блоке CAN" говорится о "проигрыше" арбитража в последнем бите идентификатора. Реально проблема заключается в том, что в случае "выигрыша" арбитража блок CAN процессора начинает передачу ID , не учитывая переданные ранее биты ID.
В прикрепленном файле в линии присутствуют два устройства с ID 7FF(11111111111) и 3FF(01111111111). Они отличаются только старшим битом. И видно как процессор начинает передачу ID заново ...так и получается ID=00111111111. И вся остальная посылка оказывается сдвинута.


Вложения:
tek00001.JPG
tek00001.JPG [ 85.85 КБ | Просмотров: 5597 ]
Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 57 ]  На страницу Пред.  1, 2, 3, 4  След.

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: romantagan и гости: 7


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Перейти:  
Powered by phpBB® Forum Software © phpBB Group
Русская поддержка phpBB