Миландр

Ключевым подразделением нашей компании является Центр Проектирования интегральных микросхем
Текущее время: 2017-сен-23 07:01

Часовой пояс: UTC + 3 часа




Начать новую тему Ответить на тему  [ Сообщений: 3 ] 
Автор Сообщение
 Заголовок сообщения: Нюансы обмена по SPI
СообщениеДобавлено: 2017-сен-07 16:29 
Не в сети

Зарегистрирован: 2016-окт-14 19:39
Сообщения: 23
Откуда: СПБ
1986ВЕ92 в режиме ведомого по SPI.

Гарантирует ли бит MDR_SSPx->SR[TFE] (Буфер FIFO передатчика пуст) что _все_ данные физически улетели в линию? Надо выключить SPI после передачи, можно ли это сделать сразу по этому биту или ждать N тактов синхроимпульсов SPI?

Так же по функционированию бита MDR_SSPx->SR[BSY] (активность модуля). Когда мастер непрерывно выдает синхроимпульсы, но из FIFO контроллера выдано все что там было, то этот бит взведется? И что будет физически передавать при этом контроллер?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Нюансы обмена по SPI
СообщениеДобавлено: 2017-сен-11 11:22 
Не в сети

Зарегистрирован: 2017-июл-14 15:02
Сообщения: 9
Откуда: АО "ПКК Миландр"
azimuth писал(а):
1986ВЕ92 в режиме ведомого по SPI.

Гарантирует ли бит MDR_SSPx->SR[TFE] (Буфер FIFO передатчика пуст) что _все_ данные физически улетели в линию? Надо выключить SPI после передачи, можно ли это сделать сразу по этому биту или ждать N тактов синхроимпульсов SPI?

Так же по функционированию бита MDR_SSPx->SR[BSY] (активность модуля). Когда мастер непрерывно выдает синхроимпульсы, но из FIFO контроллера выдано все что там было, то этот бит взведется? И что будет физически передавать при этом контроллер?


Бит MDR_SSPx->SR[TFE] взводится (буфер FIFO передатчика пуст), когда блок передатчика считает все данные из буфера FIFO передатчика. Далее в блоке передатчика происходит преобразование считанных данных из параллельной формы в последовательную и после этого поток последовательных данных, тактированный сигналом SSP_CLK, передаётся по линии SSP_TXD. Поэтому установка бита TFE не связана с передачей данных по линии SSP_TXD. Осуществлять выключение SPI можно по окончанию приёма данных мастером от ведомого.

Бит MDR_SSPx->SR[BSY] при пустом буфере (TFE = "1") указывает на то, что модуль SSP в настоящее время передает и принимает данные. Если мастер выдаёт синхроимпульсы, то при пустом буфере FIFO передатчика ведомого бит BSY остаётся взведённым. Режим считывания незаписанных данных (при пустом FIFO) из ведомого устройства не является валидным и никак не специфицируется. В принципе там может оказаться как последнее слово, а может пойти вообще какой-нибудь мусор.

_________________
Отдел технической поддержки support@milandr.ru


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Нюансы обмена по SPI
СообщениеДобавлено: 2017-сен-12 00:35 
Не в сети

Зарегистрирован: 2016-окт-14 19:39
Сообщения: 23
Откуда: СПБ
Спасибо за разъяснения.


Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 3 ] 

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 4


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Перейти:  
Powered by phpBB® Forum Software © phpBB Group
Русская поддержка phpBB