Миландр

Вопрос по делителю частоты в модуле I2C.

Как я должен рассчитать требуемое значение делителя для произвольного HCLK?
Ведь HCLK / DIV != CLK_I2C.
П.С. опытным путем определил что при HCLK=64 МГц и CLK_I2C=100 кГц => DIV=HCLK / CLK_I2C / 5 = 128.
Прошу разъяснить это.

Прилагаю расчет формулы зависимости частоты Fscl работы блока I2C от делителя I2C_ClkDiv при постоянном значении HCLK, подаваемом на блок I2C.
В следующую версию спецификации эти данные будут добавлены.

_________________
Отдел технической поддержки support@milandr.ru

Спасибо

В формулу надо бы ещё добавить скобочки: Fscl = HCLK/(5*(div+1));

_________________
сочувствующий…

строчка в примере режима захвата (стр.283 специя ТСКЯ.431296СП)
TIMx->TIMx_CNTRL = 0x00000000;
В других примерах используется
MDR_TIMERx->CNTRL = 0x00000000;

"Таблица 488 – Типовые значения потребления основных блоков микросхемы":
Процессорное ядро - 5 мА/МГц
Не многовато получается?! Например при 64 МГц получается 320 мА, а по графику где-то 55 мА.
Не соответствует "Рисунок141.Типовая зависимость тока потребления микросхемы от тактовой частоты, в зависимости от набора используемых периферийных блоков".

И правильно я понимаю потребление блоков зависит от частоты после делителя BRG блока (т.е. от частоты тактирования конкретного блока)?

Таблица 107 – Описание бит регистра REG_0E должно быть:
MODE[2..0]
При смене режима работы в данном регистре, изменение вступит в
силу после сброса процессора через RESET сигналом "Сброс", при сбросе по просадке
питания режим будет определяться выводами MODE[2:0]
То что красное и подчеркнутое удалить, а жирным шрифтом добавить

По-всему МК потребляет примерно 100 мА на 80 МГц (не более 120 мА), тогда как в табл. 488 на стр. 510 приведена величина 5 мА/МГц, что даёт 400 мА на 80 МГц..

_________________
сочувствующий…

Здравствуйте!
В документации ошибка. Вместо 5 мА/МГц должно быть 0,5 мА/МГц
Данные приведены для нормальных условий: T=25 гр. по Ц., Ucc=3,3В.

Будете исправлять, добавьте статические токи и формулу для вычисления Icc.

_________________
сочувствующий…

Доброго времени суток!

Подниму старый вопрос на который, как я понял, не было получено ответа.



Присоединюсь к посту выше двухгодичной давности. При настройке таймера в соответствии с "Режимом 1" ни биты CHFLTR[3:0], ни биты CHSEL[1:0], ни детектор фронтов ничего не решают - событие определяется по переднему фронту сигнала и только на входе этого канала таймера, а в спецификации все совсем иначе наоборот. Как это понимать?

Ребят, ну не поверю, что форум не мониторится! За две недели можно же дать хоть какой-то ответ!

Я заметил в этой теме, что на некоторые вопросы отвечают почти сразу (представители предприятия я имею ввиду), а на некоторые не отвечают вовсе. С чем это связано?

Как например можно поставить мало-мальский курс обучения работы с вашими контроллерами, если вы не в состоянии ответить на вопросы по документации?

Пишите в техподдержку, там всегда отвечают:

E-mail: support@milandr.ru
Skype: support.milandr
Телефон: +7 (495) 221-13-55

Спасибо! Так и сделаю.

Недавно появилась новая версия описания на 1986ВЕ9х. Беглый осмотр обнаружил одно отличие от старой версии - из раздела Bookmarks (дерево заголовков PDF документа) исчез пункт про SSP. Его теперь следует искать в ветке про I2C.

Все известные мне ляпы оказались на своих местах. Чтобы не быть голословным:

Таблица 143. Строчки, соответствующие WAIT_STATE 1 и 2 ничем не отличаются. Отчего же разные wait states?

Таблица 151. То же самое.

Таблица 153. Все регистры называются REG0_CNTRL. Сплошной copy-paste.

Страница 369. Под заголовком "Блок и регистры синхронизации" читаем:
"... Это практически не отражается на характеристиках устройства и занимаемой площади."
Что-то там в UART не отражается на площади кристалла? Круто! Только мне об этом зачем сообщать? Copy-paste из описания модуля UART? Переводчик не знал, что нужно переводить, а что нет?

Это только то, что вспомнил сходу