Миландр

Ключевым подразделением нашей компании является Центр Проектирования интегральных микросхем
Текущее время: 2017-май-28 11:29

Часовой пояс: UTC + 3 часа




Начать новую тему Ответить на тему  [ Сообщений: 2 ] 
Автор Сообщение
СообщениеДобавлено: 2014-апр-01 14:03 
Не в сети

Зарегистрирован: 2009-июл-21 14:13
Сообщения: 941
Откуда: Тула
Успользую сабжевую связку на плате LDM. Проблема в следующем: некоторые проекты прошиваются успешно, некоторые - не проходят верификацию флеши. Настройки одинаковые, Keil5 с паком 1.3.0.
Интересное начинается если прошить сгенерированный кейлом HEX спасительной программой vasili viewtopic.php?f=17&t=1739 , а после этого прошить её же через кейл - то верификация проходит успешно, отладка работает и всё хорошо.

[s]Ну и как дополнительный вопрос: отчего порт А может читаться 0xFFFF если там точно есть нули. Какие неправильные настройки могут приводить к такому поведению? Выход работает.[/s]
upd: с портом ясно - он нечаянно деинициализировался. будем знать.

_________________
сочувствующий…


Вернуться к началу
 Профиль  
 
СообщениеДобавлено: 2014-апр-04 13:08 
Не в сети

Зарегистрирован: 2009-июл-21 14:13
Сообщения: 941
Откуда: Тула
сам спросил, сам ответил. viewtopic.php?p=8216#p8216
Цитата:
Функция "Erace Sactor" в FLM не реализована, необходимо использовать функцию "Erase Full Chip".

отчего-то втемяшилось что не работает как раз наоборот - full chip erase.

_________________
сочувствующий…


Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 2 ] 

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 1


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Перейти:  
Powered by phpBB® Forum Software © phpBB Group
Русская поддержка phpBB